SU444183A1 - Частотно-импульсное множительно-делительное устройство - Google Patents

Description

1

Изобретение относитс  к вычислительной технике.

Известно частотно- импулъсное множительно-делителъное устройство , содеркащее первый и второй делители частоты,первый триггер и первую схему совпадени .

Однако в известном устройстве при преобразовании получаютс  значительные погрешности,вызванные тем,что врем  пропускани  первой схемы совпадени  имеет случайную составл ющую,обусловленную ее управлением.

Цель изобретени -повысить точность работы устройства.

Это достигаетс  тем.что в устройство введены второй триггер, втора  и треть  схемы совпадени ; причем выход первого делител  частоты соединен с единичным входом второго триггера,нулевой вход которого соединен с нулевым входом второго делител  частоты,выI ходсш второй схемы совпадени  и

нулевым входом первого триггера,

единичный выход второго триггера

соединен с управл ющим входом -i

. третьей схемы совпадени  информа5 ционный вход которой-соединен с третьим входом всего устройства а ее выход соединен с единичным входом первого триггера,инфор ационным входом второй схемы совпадеш ни  и счетным входом второго делител  частоты выход второго делител  частоты соединен с управл юа1им входом второй схемы совпадени . На чертеже дана блок-схема

15 предлагаемого устройства.

Устройство состоит из делител  I частоты следовани  импульсов, вход которого  вл етс  входом мно;жител  (сигнала частоты Ft )«а вы20ХОД подключен к единичному входу : триггера 2,единичный выход которого в свою очередь подключен к потенциальному входу схемыр совпадени . На второй вход схемы 3 сов25 радени  подключен делител . (сигнал частоты Рг ),а выход схемы 3 - JK единичному входу триггер 4,к импульсному входу схемы 5 сов падени  и через делитель 6 частот следовани  импульсов к потенциаль HOJ/QT входу схемы 5.Выход схемы 5 совпадени  подключен к нулевым вх дам триггеров 2 и 4 и к цеп м сбр са делител  частоты 6.Единичный выход триггера 4 подключен к поте циальному входу схемы 7 совпадени на импульсный вход которой прступа ёт сиг нал множимого (сигнал частоты Кз ).а выход  вл етс  выходом устройства.Оба делител  частоты (I и 6) имеют один и тот же коэффициент делени ,равный Ы , но делитель 6,кроме того,имеет цепи сброса,при подаче импульсного сигнала на которые делжтель пе реходит в 11сходное нулевое положение . В исходном состо нии триггеры 2 и 4 наход тс  в нулевом положении , при котором схемы 3 и 7 совпадени  заперты.Оба делител  также наход тс  в исходном нулевом состо нии,при этом схема 5 совпадени  заперта низким потенциалом ,снимаемым с последней  чей ки делител  6, При подаче на все три входа устройства сигналов соответствующих частот Р,,Р2И РЗ,после того, как на вход делител  I поступит Н -ш импульс последовательности F ,на выходе делител  I получаетс  сигнал переполнени ,которы поступает на единичный вход триггера 2 и перебрасывает его в единичное состо ние,при котором открываетс  схема 3 совпадени . Первый же сигнал,который прошел через схему 3,поступает на единичный вход триггера 4 и перебрасывает его в единичное состо ние, при котором открываетс  схема 7 совпадени ,и импульсы последовательности PS начинают поступать на выход устройства. Импульсы последовательности 2 с выхода схемы 3 совпадени  поступают на делитель частоты 6, где подсчитываютс ,: и при поступ лении р -го импульса последовательности Яг (этот импульс по вл етс  через р-1 периодов последовательности Fj после момента отпирани  схемы совпадени  7) на выходе делител  6 по вл етс  потенциал , открывающий схему совпаде ки  5. Следущий за втим Р+1 импульс последовательности F проходит через схему совпадени  5, действу  на нулевые входы триггеров 2 и 4,и переводит их в нулевое состо ние.При STOM схемы 3 и 7 совпадени  запираютс ,сигнал на выходе устройства временно прекра-: щаетс . Одновременно с поступление на нулевые входы триггеров 2 и 4 сигнал с выхода схемы 5; поступает на цепи сброса делител  6 и переводит его в исходное нулевое - г состо ние,при котором на выходе делител  имеетс  низкий потенщал, который запирает схему 5 и,все устройство (за исключением делитетел  I) находитс  в исходном состо нии . После прихода следующего импульса с делител  I процесс повтор етс . Таким образом схема 7 совпадени  открываетс  через каждые л/ периодов последовательности /г и остаетс  открытой в течении интервала времени,равного периодам последовательности Рг .в течении которого на выход следуют импульсы последовательности Fj. Среднее значение выходной частоты в устройстве определ етс  из услови : еы 7 Ty длительность интервала,в течении которого открываетс  схема 7 совпадени  (она равна умноженной в /2 раз длительности периода частоты ,т.е. т-число интервалов единицу вр©У18ни,которое соответствует частоте по влени  импульсов на выходе делител  I и равно отношению .-&... Отсюда следует,что с- -г JL Л 8ых N Коэффициент делени  частоты делителей I и 6 выбираетс  из следующих условий.Поскольку мгновенна  частота последовательности Ff мен етс ,необходимо чтобы был известен некоторый минимальный интервал времени т ,в течение которого среднее значение частоты Гг должно быть не менее,чем на 2 Гц меньше среднего значени  частоты F.

Торда

f MUH- lcpT

Однако в предлагаемом устройстве происходит задержка на ./ импульсов последовательности F, начала сигналов.Дл  повышени  быстродействи  подключают к делителю I вход запуска так,чтобы сигнал на этом входе переводил делитель в состо ние,соответствующее насчету числа шпульсов,на единицу меньшего,чем выбранный коэффициент делени .В этом случае первый же импульс последовательности ,следу1щий за сигналсш запуска,поступает на выход делитеад и начинает работу устройства.

ПРЕДУШТ ИЗОБРЕТЕНИЯ Частотно-импульсное множигельно-делительное устройство, содержащее первый и второй делители частоты,первый триггер и первую схев у совпадени ,причем счетный вход первого делител  частоты соединен с первым входс и устройства;единичный выход первого триггера соединен с управл ющим входом первой схемы совпадени , информационный вход которой соединен со вторым входом устройства,а ее выход соединен с выходом устройства,отличающеес  тем, что,с целью повышени  точности работы,в него введены второй триггер , втора  и треть  схемы совпа0 дешю; причем И1ход первого делител  частоты соединен с единичным входс й второго триггера,нулевой выход которого соединен с нулевым входом второго делител  частоты,

5 М1ход(1 второй схемы совпадени 

и нулевым входе первого триггера; .. единичный выход второго триггера соединен с управл шщм входом третьей схемы совпадени ,инфораа0 ционннй ВХОД, которой соединен с iтретьим входом устройства,а ее :выход соединен с единичным входом Первого триггера,информационным входш второй схемы совпадени  и

5 счетным входм  второго делител  частоты;выход второго делител  частоты соедагаен с управл ющим .входсш второй совпаденрш.