SU1092459A1 - Устройство формировани резервированного сигнала времени - Google Patents

Abstract

УСТРОЙСТВО ФОРМИРОВАНИЯ РЕЗЕРВИРОВАННОГО СИГНАЛА ВРЕМЕНИ, содержащее делнтель частоты,три идентичных канагта, каждый из которых со стоит из последовательно соединенных хранител х частоты, преобразовател  входного сигнала, фазовращател  и управл емого ключа, при этом выходы управл емых ключей соединены со входами логического формировател , отличающеес  тем, что, с целью повьопени  фазовой стабильности резервированного сигнала, лог -. ческий формирователь состоит из схем логического умножени , входы .которых  вл ютс  его входами, а количество их равно числу сочленений из п каналов по N сигналов в группах перйчножени , причем п 3 и N7,2,п схем логического сложени , входы которых подключены к выходам схем логического умножени , а тлсоды подключены к логическому сумматору, выход которого  вл етс  выходом логического формировател , и в устройство введены П -3 каналов, п формирователей сигналов отключени  каналов, усреднитель фйэы и буферный усилитель, причем выходы каналов подключены ко входам г логического формировател , выходы схем логического сложени  соединены через соответствующие формирователи сигналов отключени  каналов с управл ющи 0 входами соответствующих управл емых ключей, а выход логического формировател  соединен с усреднителем фазы, первый выход которого подключен о со ко входу буферного усилител , а второй выход - ко входу делител  частоN9 4 СП (UD ты.

Description

Изобретение относитс  к приборостроению , предназначено дл  получени резервированных сигналов высокой надежности и фазовой стабильности и может быть использовано в эталонах времени и частоты дл  формировани  шкалы времени.

Известны устройства формировани  сигналов, которые используют дл  формировани  сигналов несколько иденти-чных хранителей частоты С. 3 и С23.

Однако известные устройства обладают недостаточной фазовой стабильностью и надежностью сформированных сигналов,

Наиболее близкой по технической сущности к изобретению  вл етс  система отсчета точного времени, котора  содержит три комплекта часов, состо щих из идентичных хранителей частоты, выходы которых подключены к фазируемым делител м частоты, два из которых фазируютс  по третьему при помощи анализаторов интервалов времени, формирователей точного времени , анал 1затора сбоев часов, распределител  кода точного времени, а также устройств индикации и аварийной сигнализации З,

Однако указанна  система не произ водит усреднени  фазы сигналов исходных хранителей, выходной сигнал на выходе анализатора сбоев соответствует .сигналу ведущего хранител .

Цель изобретени  - noFtbiiueHHe. фазовой стабильности резервированного сигнала.

Поставленна  цель достигаетс  тем что в устройс.тие, содержащее делитель частоты, три идентичных канала, каждый из которых состоит из последовательно соединенных хранител  частоты , преобразовател  входного сигнала фазовращател  и уттравл емого ключа, при этом выходы управл ем -,Ех ключей соединит, со входами логического формировател , логический формирователь состои1 из схем логического умножени , входы которых  вл ютс  его входами ,а количество их равно числу сочленений из п каналов поЖ сигна;1ов в группах перемножени , причем и N /2 , п схем логического сложени , входы которых поклку ены к выходам схем лог-нческого умножени , а выходы подключены к логическому сумматору, выход которого  вл етс  выходом логического формировател , и в устройство

введены п-3 каналов, п Формирователей сигналов отключени  каналов, усреднитель фазы и буферный усилитель, причем выходы каналов подключены ко входам логического формировател , выходы схем логического сложени  соединены через соответствующие формирователи сигналов отключени  каналов с управл ющими входами соответствующих

управл емых ключей, а выход логического формировател  соединен с усреднителем фазы, первый выход которого подключен ко входу буферного усилител , а второй выход - ко входу делител  частоты.

На фиг, I представлена структурна  схема устройства формировани  резервированного сигнала времени; на фиг, 2 - иллюстраци  процесса логического суммировани  сигналов с предварительным логическим умножением, происход щего в логическом формирователе .

Устройство содержит п каналов, в каждом из которых 1.1-l.n - идентичHbfe хранители частоты, 2 . 1-2 . h преобразователи входных сигналов, 3.1-З.п фазовращатели, .-4.п управл емые ключи, 5 - логический формирователь, 6 - усреднитель фазы, 7 - буферный усилитель, 8 - делитель частоты, 9.1-9.П - формирователи сигналов отключени  каналов, Логич ;ский формирователь состоит из 10,110 ,C|v4 схем логического умножени , 11.1-11.П схем логического сложени , логического сумматора 12.

Выходы каждого из фазоврашателкй 3il-3.r( имеют вывод дл  подключени  контрольного разъема, выход каждого формировател  сигналов отключени  каналов 9.1--9.0 имеет вывод дл  подключени  сигнализации.

Хранители частоты 1.1-l.n подключены ко входам преобразователей входного .сигнала 2.1-2, п, выходы которых подключены ко входам фазовращателей 3,1-З.п . Выходы фазовращателей подключены к одному из входов управл емых ключей 4,1-4,п ,

Выходы каждого из управл емых ключей подключены к входам логического формировател  5, выход которого подключен к входу усреднител  6 фазы резервированного сигнала, к входам которого подключены буферный усилитель 7 и делитель частоты 8. Выходы упранл емых ключеГ) А.,п подключены ко входам логическосо фор мировател  5. Выходы схем ll.i-ll.n подключены к входам схемы сумматора 12, Кроме того, выходы 11.1-1 i.п подключены к вход м формирователей 9.1-9.П сиг налов отключени  каналов соответствен но, выходы схем 9.1-9.П подключены к управл ющим входам ключей 4,1-А.п . Устройство работает следующим .образом . Сигналы синусоидальной формы с выходов хранителей частоты .1-1.п поступают на входы преобразователей входных сигналов 2,1-2,п которые преобразуют сигналы синусоидальной фор(,1 в пр моугольные импульсы с частотой 1,0 МГц и длительностью 100 не, котора  определ етс  временем допустимого расхождени  фаз сигналов хранителей частоты. Затем сигналы поступают на фазовращатели 3,l-3.ti , при помощи которых производитс  взаимна  фазировка сигналов. Индикаци  фазиронки производитс  при помощи любого стандартного измерител  интервалов времени, подключаемого к контрольным разъемам. Сфазированныс сигналы с фазовращателей поступают на входы управл емых ключей 4,1-А.п , которые служат дл  отключени  соответствующего канала от логического формировател  при исчезновении входного сигнала . или временном расхождении фазы данного сигнала с остальными на величину большую, чем ширина импульса. Управление ключами производитс  вручную и автоматически. С выходов замкнутых управл емых ключей сигналы поступают на логический формирователь 5, предназначенный дл  формировани  резервированного сигнала из нескольких исходных. Сигналы, поступившие иа логический формирователь, логически перемножаютс  на схемах 10. 1-10. С JJ , которые реализованы на логических элементах И Перемножение сигналов необходимо дл  того, чтобы при дальнейшем логическом сложении исключить сигналы, временное расхождение между которыми наибольшее в данный момент (фиг.2), С выходов схем 10. 1-10.С сигналы поступают на схемы Il.l-Il.n, реализованные на трехвходовых логических лeмef(тax Ш1И, -шссь пронсхолт логиеское сложение в cлcдyюlц. пор дке, В результате на выходе каждой ит хем Il.l-Il.h образуетс  импульсный игнал, наличие которого соо1вптствут тому, что сигнал данного канала ерекрываетс  по времени хот  бы с одним из сигналов, поступающих на логический фор шроватсль. С выходов схем 1.1-1.п сигналы поступают на логический сумматор 12. В результате логического суммировани  сигналов, на выходе сумматора 12 образуетс  резервированный импульс гый сигнал, длительность которого равна временному интервалу, перекрываемому импульсами, оставшимис  после исключени  импульсов, имеющих наибольшее временное расхождение. Кроме того, сигналы с выходов схем 11.1-11.П поступают на входы формирователей сигналов отключени  каналов 9.1-9.ri . Эти окемы преобразуют входные сигналы н посто нное напр жение, которое поддерживает соответствующие управл емые ключи в замкнутом состо нии, и сигнализируют прохождение сигнала данного канала Через логический формирователь. С выхода логического сумматора 12 сигнал поступает на усреднитель фазы6 , реализованный как узкополосный/ частотнь(й фильтр, который преобразует входной импульсный сигнал в синусоидальный сигнал с фазой, соответствующей среднему значению фаз сигналов , образовавших этот импульсюзтй сигнал. Затем с одного выхода усреднител  фаз 6 сигнал поступает на вход буферного усилител  7, который образует выходной сигнал устройства с частотой 1,0 МГц. С другого выхода усреднител  фаз сигнал поступает на вход делител  частоты 8, который формирует выходной сигнал устройства с частотой I,О Гц, Предлагаемое функциональное выполнение устройства формировани  резервированного сигнала позвол ет получить резервированный сигнал высокой фазовой стабильности за счет того ,что фаза выходного сигнала имеет среднее значение фаз сигналов, оставшихс  после исключени  других сигналом, имеющих наибольшее временное расхождение в данный момент, причем при ичменснии частоты сигнала любого и: исjJ092A59«

ходнык хра ите ей-. автоматически от- ходного сигнапа. и, таким образом, по ключае1с  данный канал т.е. исключа вышаетс  фазова  стабильность рёзервнетс  его влиАШ1е на стабильность вы- рованного сигнала.

-1 I «ч п«Г1 ГЯ ±У Lii I i I «

I

X/-;riVXPXjV f-yvWf2-X3V5t2-X4H I

X1,X2,K3.J(V-UH/tyMCbi Входнш

I

//J-X

Claims (1)

1. УСТРОЙСТВО ФОРМИРОВАНИЯ РЕЗЕРВИРОВАННОГО СИГНАЛА ВРЕМЕНИ, содержащее делитель частоты,три идентичных канала, каждый из которых состоит из последовательно соединённых хранителях частоты, преобразователя входного сигнала, фазовращателя и управляемого ключа, при этом выходы управляемых ключей соединены со входами логического формирователя, отличающееся тем, что, с целью повышения фазовой стабильности резервированного сигнала, логи-, ческий формирователь состоит из схем логического умножения, входы .которых являются его входами, а количество их равно числу сочленений из η каналов по N сигналов в группах перемножения, причем п г 3 и N7,2,η схем логического сложения, входы которых подключены к выходам схем логического умножения, а выходы подключены к логическому сумматору, выход которого является выходом логического формирователя, и в устройство введены П —3 каналов, п формирователей сигналов отключения каналов, усреднитель фазы и буферный усилитель, причем выходы каналов подключены ко входам логического формирователя, выходы схем логического сложения соединены через соответствующие формирователи сигналов отключения каналов с управляющими входами соответствующих управляемых ключей, а выход логического формирователя соединен с усреднителем фазы, первый выход которого подключен ко входу буферного усилителя, а второй выход - ко входу делителя частоты.

   SU „„1092459 >