SU1307560A1

SU1307560A1 - Устройство дл тактовой синхронизации и выделени пачки импульсов

Info

Publication number: SU1307560A1
Application number: SU853901896A
Authority: SU
Inventors: Анатолий Александрович Гаришин
Original assignee: Предприятие П/Я А-3759
Priority date: 1985-05-27
Filing date: 1985-05-27
Publication date: 1987-04-30

Abstract

Изобретение позвол ет производить временную прив зку асинхронного сигнала к тактовой частоте, формировать серии импульсов , количество которых зависит от длительности входного асинхронного сигнала, и может быть использовано дл число-импульсного кодировани информации. Цель изобретени - повышение быстродействи и точности формировани синхроимпульса. Устройство содержит D-триггеры 2 и 4, элемент И 5 и элемент ИЛИ 8. Введение инверторов 3 и 11, элементов И 6 и 12, D-триг- гера 10, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и образование новых функциональных св зей позвол ет достичь поставленную цель. 3 ил. /2 13 7 оо о ел О о фие, /

Description

Устройство относитс к импульсной технике , позвол ет производить временную прив зку асинхронного сигнала к тактовой частоте , формировать серии импульсов, количество которых зависит от длительности входного асинхронного сигнала, и может быть использовано дл число-импульсного кодировани информации.

Цель изобретени - повышение быстродействи и точностн формировани синхроимпульса .

На фиг. 1 представлена электрическа функциональна схема устройства; на фиг. 2 и 3-временные диаграммы, по сн ющие его работу.

Устройство дл тактовой синхронизации и выделени пачки импульсов содержит входную шину 1 синхронизации, соединенную с С-входом и R-входом первого D-триггера 2 и через инвертор 3 - с С-входом и / -входом второго D-триггера 4, /)-вход которого соединен с выходом первого элемента И 5, инверсный выход - с первым входом второго элемента И 6 и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7, а пр мой выход - с первым входом элемента ИЛИ 8, второй вход которого соединен с пр мым выходом первого D-триггера 2, третий вход - со вторым входом элемента И 6, первым входом элемента И 5 и вводной шиной 9 управл ющего сигнала, а в ь1ход - с S-вхо- дом третьего D-триггера 10, D-вход которого соединен с общей шиной, С-вход - с выходом второго инвертора 11, а пр мой выход - с первым входом третьего элемента И 12, выход которого соединен с первой выходной шиной 13, а второй вход - с второй выходЕюй шиной 14, входом второго инвертора 11 и выходом элемента ИСКЛЮЧАЮ- ЩРлЕ ИЛИ 7, второй вход которого соединен с вторым входом элемента И 5 и инверсным выходом первого D-триггера 2, D-вход которого соединен с выходом второго элемента И 6.

Устройство работает следующим образом.

При отсутствии на выходной шине 9 управ- л юодего сигнала (фиг. 2а) тактовые импульсы входной шины 1 (фиг. 26) и инвертора 3 (фиг. 2в) устанавливают D-трнггеры 2 и 4 в нулевое состо ние (фиг. 2г, д, е, ж), при этом D-триггер 10 сигналом с элемента ИЛИ 8 (фиг. 2з) устанавливаетс в единичное состо ние (фиг. 2н) по его5-входу.

При поступлении на входную шину 9 управл ющего сигнала в момент действи тактового импульса D-триггер 2 не измен ет своего состо ни , а D-триггер 4 передним фронтом тактового импульса с инвер- ора 3 переводитс в единичное состо ние, а задним фронтом устанавливаетс в нулевое состо ние , при этом на пр мом и инверсном выходах D-триггера 4 формируютс серии импульсов (фиг. 2е, ж), число которых определ етс длительностью импульса с элемента И 5 (фиг. 2к). Тактовые импульсы с

инверсного выхода D-триггера 4 через элемент И 6 (фиг. 2и) поступают на D-вход D-триггера 2, запреща перевод его в единичное состо ние передним фронтом тактового импульса с входной шины 1. При поступлении на входную шину 9 управл ющего сигнала на выходе элемента ИЛИ 8 (фиг. 2з) формируетс положительный импульс, который блокирует переключение D-триггера 10 (фиг. 2н) в единичное состо ние в случае

совпадени тактового импульса с пр мого выхода D-триггера 4 с нулевым сигналом на входной щине 9, исключа возможность формировани ложного импульса на выходной шине 13 по окончании действи управл ющего сигнала на входной шине 9. При поступлении с инверсного выхода D- триггера 4 серии тактовых импульсов и единичного уровн с инверсного выхода D-триггера 2 на входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 на его выходе формируетс сери

0 импульсов (фиг. 2л), которые поступают на выходную шину 14, на вход инвертора 11 и второй вход элемента И 12. Положительным перепадом первого тактового импульса с инвертора 11 (фиг. 2м) D-триггер 10 устанавливаетс в нулевое состо ние,

при этом на выходе элемента И 12 (фиг. 2о) формируетс положительный импульс, поступающий на выходную шипу 13 и совпадающий с первым тактовым импульсом на шине 14. D-триггер 10 находитс в нулевом состо нии до момента окончани последнего тактового импульса на пр мом выходе D-триггера 4, после чего задним фронтом импульса с элемента ИЛИ 8 D-триггер 10 переводитс в единичное состо ние, при этом D-триггер 10 блокирует прохождег ние тактовых импульсов с элемента ИСКЛЮ- ЧАЮЩЕЕ ИЛИ 7 через элемент И 12 па выходную шину 13. На выходной шине 14 сери импульсов формируетс до тех пор, пока на входной П1ине 9 присутствует управл ющий сигнал, по окончании которого

0 прекращаетс формирование серии импульсов , так как D-триггер 4 не может переключитьс в единичное состо ние тактовыми импульсами с инвертора 3. Временные диаграммы работь устройства дл случа , когда момент поступлени управл юще го сигнала совпадает с паузой тактовых импульсов, а момент окончани - с тактовым импульсом, приведены на фиг. 3.

Claims

Формула изобретени

Устройство дл тактовой синхронизации и выделени пачки и.мпульсов, содержащее входную шину синхронизации, соединенную с С-входом и / -входом первого D-триггера, пр мой выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с входной шиной управл ющего сигнала, а выход - с S-входом второго Z)-триггера, D-вход которого соединен с об1деи шиной, а пр мой выход - с первым входом первого элемента И, второй вход которого соединен с первой выходной шиной, а выход - с второй выходной шиной, отличающеес тем, что, с целью повышени быстродействи и точности формировани синхроимпульса, в него введены два инвертора , второй и третий элементы И, третий D-триггер и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с первой выходной шиной и через первый инвертор - с С-входом второго -триггера, первый вход - с инверсным выходом третьего

D-триггера и первым входом второго элемента И, а второй вход - с первым входом третьего элемента И и инверсным выходом первого D-триггера, D-вход которого соединен с выходом второго элемента И, второй вход которого соединен с входной пи- ной управл ющего сигнала и вторым входом третьего элемента И, выход которого соединен с D-входом третьего D-триггера, пр мой выход которого соединен с третьим входом элемента ИЛИ, а С-вход и / -вход - с выходом второго инвертора, вход которого соединен с входной шиной синхронизации.

Q

г д

(Риг. 2

Фиг. 3