SU1746513A1 - Программируемый формирователь периодических сигналов - Google Patents

Abstract

Программируемый формирователь периодических сигналов может быть использован в качестве формировател  эталонной временной диаграммы дл  измерительных устройств и контрольно-испытательной аппаратуры , Преобразователь содержит регистр 1 длительности импульса, регистр 3 длительность паузы, мультиплексоры 5, 2, 12, 14, 16, D-триггеры 8, 18, Т-триггер 10, задающий генератор 7, формирователь 6 р да частот, логический преобразователь 9, счетчики 4, 15, регистр 11 дребезга импульса , регистр 13 дребезга паузы, элемент И 17, сумматор 19 по модулю два с соответствующими св з ми 1 з.п.ф-лы, 2 ил.

Description

(Л

С

VI

Оч

ел

О)

Изобретение относитс  к контрольно- измерительной технике и может быть использовано в качестве формировател  эталонной временной диаграммы дл  измерительных устройств и контрольно-измерительной аппаратуры.

Целью изобретени   вл етс  расширение диапазона временных параметров и расширение функциональных возможностей за счет формировани  периодической последовательности с эффектами дребезга импульса и паузы.

На фиг, 1 представлена структурна  схема устройства; на фиг. 2 - временные диаграммы работы устройства.

Устройство состоит из регистра 1 длительности импульса, выходы которого соединены с первой группой информационных входов второго мультиплексора 2, втора  группа информационных входов которого соединена с выходами регистра 3 длительности паузы. Соответствующие выходы второго мультиплексора 2 подключены к информационным входам параллельного занесени  первого счетчика 4 и входам управлени  первого мультиплексора 5, инверсный выход которого соединен с тактовым входом первого счетчика 4. Информационные входы первого мультиплексора 5 подключены к выходам формировател  6 р да частот, тактовый вход которого соединен с выходом задающего генератора 7, а вход Сброс подключен к S-входу первого D- триггера 8 и выходу логического преобразовател  9, первый вход которого соединен с выходом обратного переноса первого счетчика 4.

Второй вход логического преобразовател  9 соединен с выходом дополнительного разр да регистра 1 импульса и S-входом Т-триггера 10, третий вход логического преобразовател  9 подключен к вых оду дополнительного разр да регистра 3 паузы и R-входу Т-триггера 10, выход которого соединен с первой выходной шиной и входом управлени  второго мультиплексора 2. Выход первого мультиплексора 5 соединен с тактовым входом первого D-триггера 8, информационный вход которого соединен с общей шиной, а инверсный выход первого D-триггера 8 подключен к тактовому входу Т-триггера 10 и входу размещени  параллельного занесени  первого счетчика 4.

Устройство содержит регистр 11 дребезга импульса, перва  группа выходов которого подключена к первой группе информационных входов третьего мультиплексора 12, втора  группа информационных входов которого соединена с первой группой выходов регистра 13 дребезга паузы , втора  группа выходов регистра 13 дребезга паузы подключена к первой группе входов четвертого мультиплексора 14, втора  группа информационных входов которого соединена с второй группой выходов регистра 11 дребезга импульса, вход управлени  четвертого мультиплексора 14 подключен к входам управлени  второго 2 и третьего 12 мультиплексоров, выходы по0 следнего соответственно соединены с информационными входами параллельного занесени  второго счетчика 15, тактовый вход которого подключен к инверсному выходу п того мультиплексора 16, входы уп5 равлени  которого соединены с выходами четвертого мультиплексора 14, информационные входы п того мультиплексора 16 подключены соответственно к тактовому входу и соответствующим выходам первого счет0 чика 4, выход п того мультиплексора 16 соединен с первым входом элемента И 17, второй вход которого подключен к инверсному выходу второго D-триггера 18, S-вход которого соединен с выходом обратного пе5 реноса второго счетчика 15, D-вход подключен к общей шине, тактовый вход соединен с входом разрешени  параллельного занесени  второго счетчика 15 и инверсным выходом первого D-триггера 8, а выход

0 элемента И 17 соединен с первым входом сумматора 19 по модулю два, второй вход которого подключен к выходу Т-триггера 10, а выход сумматора 19 по модулю два соединен с второй выходной шиной.

5Регистр 1 импульса задает длительность импульса выходной последовательности устройства. Несколько разр дов регистра 1 импульса кодируют период следовани  импульсов заполнени , остальные

0 разр ды кодируют число импульсов заполнени , требуемое дл  получени  нужной длительности импульса выходной последовательности . Дополнительный разр д регистра 1 импульса предназначен дл 

5 удержани  устройства в режиме ожидани  в состо нии выдачи импульса. Логический нуль на выходе дополнительного разр да удерживает устройство в состо нии выдачи импульса. В момент записи единицы в до0 полнительный разр д импульс на выходе устройства заканчиваетс  и начинаетс  генераци  периодической последовательности и формировани  паузы, Аналогично происходит запуск устройства из состо ни 

5 паузы на выходе.

Мультиплексор 2 предназначен дл  поочередной выдачи на информационные входы счетчика 4 и входы управлени  мультиплексора 5 данных или с выходов регистра 1 импульса, или с выходов регистра

3 паузы в зависимости от значени  сигнала на выходе устройства.

Регистр -3 паузы задает длительность паузы в выходной периодической последовательности , Несколькими разр дами реги- стра паузы кодируетс  период следовани  импульсов заполнени , остальные разр ды кодируют число импульсов заполнени , требуемое дл  получени  нужной длительности паузы в периодической последовательно- сти. Дополнительный разр д регистра 3 паузы предназначен дл  удержани  устройства в состо нии паузы. В момент записи единицы в дополнительный разр д паузы на выходе устройства заканчиваетс  и начи- наетс  импульс выходной периодической последовательности.

Счетчик 4 производит подсчет числа импульсов заполнени , определ ющих длительность выходного импульса или паузы. Во врем  последнего импульса заполнени  счетчик 4 выдает сигнал на изменение уровн  выходной последовательности. Мультиплексор 5 обеспечивает поступление на счетчик 4 одной из р да частот, оптималь- ной дл  формировани  времени импульса или паузы

Формирователь б р да частот представл ет собой делитель частоты и выполн ет функции формировани  р да частот. Синх- ронизируетс  делитель частоты по входу сброса. Задающий генератор 7 предназначен дл  генерации стабилизированной во времени эталонной частоты. D-триггер 8 предназначен дл  регистрации факта по- ступлени  последнего импульса заполнени  при формировании временного интервала импульса или паузы.

Логический преобразователь 9 формирует сигнал приведени  устройства в исход- ное состо ние по признакам окончани  времени импульса или паузы, а также по одному из признаков режима ожидани . Т- триггер 10 формирует выходной сигнал устройства , Регистр 11 дребезга импульса предназначен дл  хранени  информации о числе импульсов дребезга на фоне выходного импульса и их периоде.

Мультиплексор 12 предназначен дл  поочередной подачи на информационные входы счетчика 15 данных о числе импульсов дребезга либо от регистра 11 дребезга импульса, либо от регистра 13 дребезга паузы . Регистр 13 дребезга паузы предназначен дл  хранени  информации о числе импульсов дребезга на фоне паузы выходного сигнала и их периоде.

Мультиплексор 14 поочередно подает на входы управлени  мультиплексора 16 данные о периоде следовани  импульсов

дребезга либо из регистра 11 дребезга импульса , либо из регистра 13 дребезга паузы. Счетчик 15 ведет подсчет импульсов дребезга на фоне выходного импульса или паузы и после последнего импульса дребезга выдает сигнал на запрет наложени  импульсов дребезга на фон выходного сигнала,

Мультиплексор 16 предназначен дл  выбора в качестве импульсов дребезга одной из частот, равной или кратной частоте заполнени  временного интервала выходного импульса или паузы. Элемент И 17 выполн ет роль ключа, пропускающего или не пропускающего на фон выходной последовательности импульсы дребезга.

D-триггер 18 предназначен дл  регистрации факта выдачи последнего импульса дребезга, после чего он с инверсного выхода выдает логический нуль на вход элемента И 17, который прерывает дребезг выходного сигнала. Сумматор 19 по модулю два обеспечивает наложение эффекта дребезга на фон выходного сигнала.

Фильтр работает следующим образом.

Период выходной последовательности состоит из времени импульса и времени паузы . В устройстве длительности каждого уровн  выходного сигнала задаетс  период следовани  импульсов заполнени  и их числом. Длительность импульса и паузы определ етс  управл ющими словами, хран щимис  в регистрах 1 и 3 импульса и паузы соответственно.

Примерна  структура регистров 1 и 3 импульса и паузы может быть следующей. Разр ды 0-11 предназначены дл  хранени  числа импульсов заполнени , содержимое разр дов 12-14 определ ет период следовани  импульсов заполнени , а разр д 15 обеспечивает режим ожидани ,-Логический нуль в разр де 15 регистра 1 импульса удерживает выходной сигнал в состо нии единицы , логический нуль в разр де 15 регистра 3 паузы - выходной сигнал на низком уровне до тех пор, пока в указанных разр дах не по вл ютс  логические единицы.

Работу программируемого формировател  периодических сигналов рассмотрим на примере запуска устройства из исходного состо ни  высокого уровн  (фиг. 2).

В исходном состо нии разр д 15 регистра 1 импульса находитс  в нуле, удержива  в состо нии единицы Т-триггер 10, создает логический нуль на выходе логического преобразовател  9, который формирует низкий уровень сигнала на инверсном выходе D-триггера 8, и удерживает в исходном состо нии формирователь 6 р да частот . Логическа  единица на выходе Т-триггера 10 обеспечивает подачу через

мультиплексор 2 на входы параллельной записи счетчика А информации из регистра 3 паузы, котора  в режиме параллельного занесени  записываетс  в счетчик 4 логическим нулем с инверсного выхода D-триггера 8. Наличие двух нулей одновременно в разр дах 15 регистра 1 импульса и регистра 3 паузы  вл етс  в предлагаемом устройстве недопустимым.

Процесс запуска устройства происхо- дит в момент времени ti (фиг. 2) записью единицы в разр д 15 регистра 1 импульса, котора  снимает режим удержани  в единице с триггеров 8 и 10 и разрешает работу формировател  б р да частот, Не позже, чем через один период частоты задающего гене- ратораУ (момент ta), на выходе мультиплексора 5 по витс  положительный фронт импульса заполнени  паузы выходного сигнала , который записывает нуль в D-триггер 8. Положительный фронт сигнала на инверсном выходе D-триггера снимает режим параллельного занесени  со счетчика 4, перевод  его в режим вычитани , измен ет состо ние триггера 10 из единицы в нуль, что соответствует началу процесса формировани  временного интервала паузы выходного сигнала.

Содержимое счетчика 4 равно при этом исходному числу импульсов заполнени  па- узы. Логический нуль на выходе Т-триггера 10 обеспечивает поступление на входы управлени  мультиплексора 5 информации тех разр дов регистра 3 паузы, которые вы- бирают из р да частот оптимальный период следовани  импульсов заполнени . В момент времени t3 положительным фронтом импульса заполнени  содержимое счетчика 4 уменьшаетс  на единицу. Этот процесс продолжаетс  до тех пор, пока счетчик 4 не отсчитает число; импульсов заполнени , определ ющих длительность паузы.

При состо нии 00 ... О счетчика 4 в момент времени ц низкий уровень сигнала обратного переноса приводит в исходное состо ние (синхронизирует) формирователь б р да частот и устанавливает в единицу D-триггер 8. Логический нуль с инверсного выхода D-триггера 8 устанавливает режим параллельного занесени  счетчику 4, в про- цессе которого в счетчик 4 записываетс  число импульсов заполнени , задающих длительность выходного импульса.

. После1 параллельного занесени  информации в счетчик 4 снимаетс  низкий уро- вень сигнала с собственного выхода обратного переноса. В момент времени ts очередным положительным фронтом сигнала задающего генератора 7 на выходе мультиплексора 5 инициируетс  положительный

фронт сигнала, который записывает нуль в D-триггер 8. Вследствие этого положительный фронт сигнала на инверсном выходе D-триггера 8 снимает режим параллельного занесени  со счетчика 4 и. измен ет состо ние триггера 10, высокий сигнал на выходе которого  вл етс  выходным импульсом предлагаемого устройства. Содержимое счетчика 4 при этом равно исходному числу импульсов заполнени , которое определ ет длительность выходного импульса,

Логическа  единица на выходе Т-триггера 10 обеспечивает поступление на счетчик 4 частоты заполнени  выбранной дл  формировани  длительности выходного импульса . Процесс-формировани  длительности выходного импульса аналогичен указанному процессу формировани  паузы. В момент времени ts повтор ютс  все процессы дл  момента t2.

Аналогично наличие логического нул  в дополнительном разр де регистра 3 паузы удерживает выходной сигнал устройства в состо нии паузы. Перевод устройства в режим автогенерации происходит аналогично. Таким образом, предлагаемое устройство позвол ет давать длительность интервалов времени не только число импульсов заполнени , но и их периодом, что расшир ет диапазон формируемых интервалов времени .

Работу устройства рассмотрим также на примере наложени  эффекта дребезга на фон выходного импульса.

В качестве периода импульсов дребезга в предлагаемом устройстве используетс  либо период основной частоты импульсов заполнени , поступающей на тактовый вход счетчика 4, либо период, кратный периоду заполнени  данного интервала времени. Сигнал дребезга снимаетс  с определенных разр дов счетчика 4.

Параметры дребезга и паузы определ ютс  информацией, хран щейс  в регистрах дребезга импульса 11 и дребезга паузы 13 соответственно. Структура этих регистров может быть следующей. Разр ды 0-5 предназначены дл  хранени  числа импульсов дребезга, содержимое разр дов 6 и 7 определ ет период следовани  импульсов дребезга .

Наложение импульсов дребезга на фон выходного сигнала происходит следующим образом. Предположим, что на фон выходного импульса необходимо наложить один импульс дребезга, период которого равен частоте импульсов заполнени  временного интервала выходного импульса. Дл  этого в разр ды 0-5 регистра 11 дребезга импульса записывают число 1, а в разр ды 6 и 7 занос т код, обеспечивающий коммутацию на тактовый вход счетчика 15 сигналов с тактового входа счетчика 4. В момент времени t4 начинаютс  процессы подготовки устройства к формированию выходного импульса и дребезга на его фоне Сигнал обратного переноса счетчика 4 синхронизирует формирователь 6 р да частот, взводит в единицу D-триггер 8, низкий уровень сигнала с инверсного выхода которого производит параллельное занесение числа импульсов дребезга в счетчик 15 (фиг. 2).

В момент времени ts положительным фронтом сигнала с инверсного выхода D- триггера 8 режим параллельного занесени  счетчика 15 измен етс  на режим вычитани  и записываетс  нуль в D-триггер 18. при этом на его инверсном выходе устанавливаетс  логическа  единица, открывающа  элемент И 17. С этого момента импульсы дребезга начинают проходить сквозь открытый элемент И 17 на сумматор 19 по модулю два, который осуществл ет операцию наложени  импульсов дребезга на фон выходного импульса.

К моменту времени t6 счетчик 15 отсчитывает заданное число импульсов дребезга. и в момент времени t вырабатываетс  сигнал обратного переноса счетчика 15. который устанавливает D-триггер 18 в единицу, вследствие чего закрываетс  элемент И 17 и прекращаетс  поступление импульсов дребезга на сумматор 19 по модулю два. С этого момента на выходе устройства имеет место импульс без эффекта дребезга. Следующий раз эффект дребезга возникнуть может только после перехода на формирование другого уровн  выходного сигнала, например, паузы. При этом в счетчик 15 и на мультиплексор 16 подаетс  информаци  с регистра 13 дребезга паузы, задающа  параметры дребезга на фоне паузы

Устройство позвол ет работать с дребезгом и на фоне импульса, и на фоне паузы выходного сигнала. Возможен раздельный режим работы с дребезгом на фоне только одного из уровней выходного сигнала. Дл  этого в регистр дребезга другого уровн  записывают код 00 ... 0. В этом случае в режиме параллельного занесени  в. счетчик 15 записываетс  число 0, при котором формируетс  сигнал обратного переноса, устанавливающий логический нуль на инверсном выходе D-триггера 18. Возможные последстви  сост заний на входах С и S D-триггера 18 устран ютс  опережающим приходом логического нул  на вход элемента И 17 с выхода мультиплексора 16,

Возможен режим работы устройства без дребезга и на фоне импульса, и на фо не

паузы выходного сигнала. Дл  этого в регистр 11 дребезга импульса и в регистр 13 дребезга паузы записывают код 0 .. 0. Таким образом, предлагаемое устройст5 во позвол ет полностью выполнить все указанные функции, кроме того, формировать периодическую последовательность с эффектом дребезга на фоне импульса и фоне паузы и одновременно на каждом из уров0 ней выходного сигнала, т.е. устройство позвол ет расширить функциональные возможности. Кроме того, уменьшение в устройстве числа элементов пам ти (вместе двух счетчиков в известном предлагаемое

5 устройство имеет один счетчик) приводит к повышению помехоустойчивости.

Claims (1)

1. Программируемый формирователь

0 периодических сигналов, содержащий задающий генератор, первый и второй регистры, элемент И, первый D-триггер, первый счетчик , отличающийс  тем, что, с целью расширени  диапазона временных пара5 метров, в него введены Т-триггер, первый и второй мультиплексоры, логический преобразователь , формирователь р да частот, входом подключенный к выходу задающего генератора, выходами соединенный с ин0 формационными входами первого мультиплексора , входы управлени  которого подключены к соответствующим выходам второго мультиплексора выход первого мультиплексора соединен с тактовым вхо5 дом первого D-триггера, а инверсный выход подключен к тактовому входу первого счетчика , информационные входы параллельного занесени  которого соединены с соответствующими выходами второго муль0 типлексора, перва  группа информационных входов которого подключена к выходам регистра длительности импульса, втора  группа информационных входов второго мультиплексора соединена с выходами ре5 гистра длительности паузы, выход дополнительного разр да которого подключен к R-входу Т-триггера и к первому входу логического преобразовател , второй вход которого соединен с выходом дополнительного

0 разр да регистра длительности импульса и S-входом Т-триггера, выход которого соединен с входом управлени  второго мультиплексора и первой выходной шиной, тактовый вход Т-триггера соединен с вхо5 дом разрешени  параллельного занесени  первого счетчика и инверсным выходом первого D-триггера. D-вход которого соединен с общей шиной, S-вход подключен к входу Сброс формировател  р да частот и выходу логического преобразовател , третий вход которого соединен с выходом обратного переноса первого счетчика.

2 Формирователь по п. 1,отличающий с   тем, что, с целью расширени  функциональных возможностей за счет фор- мировани  периодической последовательности с эффектами дребезга импульса и паузы, оно дополнительно содержит второй D-триггер, элемент И, второй счетчик, сумматор по модулю два, третий, четвертый и п тый мультиплексоры, регистр дребезга паузы, регистр дребезга импульса, перва  группа выходов которого подключена к первой группе информационных входов третьего мультиплексора, втора  группа информационных входов которого соединена с первой группой выходов регистра дребезга паузы, втора  группа которого подключена к первой группе входов четвертого мультиплексора, втора  группа инфор- мационных входов которого соединена с второй группой выходов регистра дребезга импульса, вход управлени  четвертого мультиплексора подключен к входу управлени  второго мультиплексора, входууправ-

tiu/нн.fW tfuMH. + 4Гз.г.е.ту„, ТЬа&ч А/юуг,+ 4Tt.r.

лени  третьего мультиплексора, выходы которого соответственно соединены с информационными входами параллельного занесени  второго счетчика, тактовый вход которого подключен к выходу п того мультиплексора , входы управлени  которого соответственно соединены с выходами четвертого мультиплексора, информационные входы п того мультиплексора подключены соответственно к тактовому входу и соответствующим выходам первого счетчика , выход п того мультиплексора соединен с первым входом элемента И, второй вход которого подключен к инверсному выходу второго D-триггера, S-вход которого соединен с выходом обратного переноса второго счетчика, D-вход подключен к общей шине, тактовый вход соединен с входом разрешени  параллельного занесени  второго счетчика и инверсным выходом первого D-трмггера, а выход элемента И соединен с первым входом сумматора по модулю два, второй вход которого подключен к выходу Т-триггера, а выход сумматора по модулю два соединен с второй выходной шиной.

А;

А