SU1661662A1 - Устройство дл измерени и регистрации частоты - Google Patents

Abstract

Изобретение относитс  к информационно-измерительной технике и позвол ет осуществл ть накопление результатов измерени  частоты и периодический их вывод в последовательном коде. Целью изобретени   вл етс  расширение диапазона измер емых частот. Устройство дл  измерени  и регистрации частоты содержит формирователь 1 импульсов, генератор 2 серии импульсов, элемент 3 задержки, счетчик 5 разр дов слова, счетчик 6 слов, блок 7 пам ти, триггер 11, кварцевый генератор 12, делитель 13, элемент ИЛИ 14 и элемент И 15. Введение формировател  4 управл ющих импульсов, последовательного сумматора 8 и коммутаторов 9, 10 позвол ет накапливать большие массивы данных в расширенном диапазоне входных частот, выводить их блоками в последовательном коде, обеспечивать непрерывность измерени  частот. 2 ил.

Description

о сэ

оэ

О5 ЬО

Изобретение относитс  к информационно-измерительной технике и поз - Вол ет осуществл ть накопление результатов измерений частоты и периодический их вывод в последовательном Коде.

Целью изобретени   вл етс  расширение диапазона измер емых частот И функциональных возможностей.

На фиг,1 представлена структурна  схема устройства} на фиг.2 - временные диаграммы, по сн ющие его работу .

Устройство дл  измерени  и регист , рации частоты содержит формирователь 1 импульсов, генератор 2 серии импульсов , элемент 3 задержки, формирователь 4 управл ющих импульсов, счетчик 5 разр дов слова, счетчик 6 слов, блок 7 пам ти, последовательный сумматор 8, коммутаторы 9 и 10, триггер 11, кварцевый генератор 12, делитель 13, элемент ИЛИ 14 и элемен

И 15.

Выход формировател  1 импульсов, вход которого  вл етс  входом устройства , через последовательно соединенные генератор 2 серии импульсов коммутатор 9 и элемент 3 задержки подключен к входу счетчика 5 разр дов слова, выходы которого соединены с адресными входами разр дов слова блока 7 пам ти, а выход кварцевого генератора 12 через делитель 13 подключен к информационному входу триггера 11, выход которого соединен с вторым входом коммутатора 10, при чем первый вход коммутатора 10 объединен с входом синхронизации триггера 1 1 и старшим разр дом счетчика 5 разр дов слова. Первый вход последовательного сумматора 8 подключен к выходу формировател  1, вход синхро- нивации объединен с выходом элемента 3 задержки и входом управлени  режимом работы блока 7 пам ти, а второй вход объединен с выходом блока 7 пам ти и первым входом элемента И 15, второй вход которого объединен с первым входом элемента ИЛИ 14 и управл ющими входами коммутаторов 9 и 10. Вход счетчика 6 слоз подключен к выходу коммутатора 10, выходы - к адресным входам блока 7 пам ти , а старший разр д соединен с первым входом элемента ИЛИ 14, выход которого соединен с входом данных блока 7 пам ти. Выход последователь

r

0

5

0

5

0

5

0

5

ного сумматора 8 подключен к второму входу элемента ИЛИ 14, а вход делител  13 соединен с вторым входом коммутатора 9, выход которого через формирователь 4 управл ющих импульсов подключен к входу выбора блока 7 пам ти .

Устройство дл  измерени  и регистрации частоты работает следующим образом .

При подаче питани , когда еще не началс  первый цикл счета, который инициируетс  импульсом частоты fy, поступившим на вход формировател  1 импульсов, выход которого запускает генератор 2 серии импульсов и т.д.,

УСТРОЙСТВО НаХОДИТСЯ В ИСХОДНОМ СОСТОЯНИИ . При этом счетчики 5 и 6,блок 7 пам ти, триггер 11 и делитель 13 обнулены и низкий уровень старшего разр да счетчика 6 слов, управл ющий режимом работы устройства Измерение/вывод , закрывает элемент И 15, через который результаты измерений вывод тс  из устройства, а также открывает элемент ИЛИ 14, через который выход последовательного сумматора 8 соединен с D-входом данных блока 7 пам ти и переключает коммутаторы 9 и 10 в положение Измерение.

При этом через коммутатор 9 входы формировател  4 управл ющих импульсов и элемента 3 задержки соедин ютс  с выходом генератора 2 серии импульсов , а через коммутатор 10 вход счетчика 6 слов соедин етс  с выходом триггера 11, который служит дл  синхронизации начала измерени  по окончании очередного цикла счета.

В режиме Измерение устройство работает следующим образом.

Импульс измер емой частоты Ј% после формировани  в формирователе 1 запускает генератор 2 серии импульсов, а также выставл ет единицу на А-вход последовательного сумматора 8.

По переднему фронту первого из серии импульсов, выработанных генератором 2, формирователь 4 формирует отрицательный импульс, поступающий на вход выбора VK блока 7 пам ти. По этому импульсу содержимое нулевого разр да слова считываетс  и поступает на В-вход последовательного сумматора 8.

Задержка, создаваема  элементом 3 задержки, превышает длительность импульса VK, поэтому к моменту прихода

51661662

переднего фронта на С-вход последовательного сумматора 8 и V-вход разрешени  блока 7 пам ти все переходные процессы, св занные с чтением, завершаютс . При этом низкий уровень на V-входе переводит блок 7 пам ти в режим Запись, а в последовательном сумматоре 8 завершаетс  сложение , результат которого через элемент ИЛИ 14 поступает на информационный D-вход блока 7 пам ти, а переполнение , если оно возникло при сложении , запоминаетс  в последовательном сумматоре 8.

По заднему фронту первого импульса серии формирователь 4 вновь вырабатывает сигнал VK, по которому происходит запись результата сложени  в нулевой разр д слова.

Задержанный задний фронт добавл ет единицу в счетчик 5 разр дов слова.

Каждый последующий импульс с выхода генератора 2 серии импульсов вызывает аналогичную процедуру суммировани  в последующих разр дах слова с той лишь разницей, что на А-входе последовательного сумматора 8 присутствует нуль и добавление единицы к содержимому обрабатываемого разр да зависит от того, было ли переполнение при суммировании в предыдущем разр де слова.

Таким образом, каждый импульс частоты f. добавл ет единицу к содержимому слова.

По окончании временного интервала формируемого делителем 13 в момент завершени  очередного цикла счета, триггер 11 опрокидываетс  и сигнал с его выхода через коммутатор 10 добавл ет единицу в счетчик 6 слов. Начинаетс  новое измерение.

При заполнении всего объема блока 7 пам ти, т.е. после того, как заканчиваетс  последнее измерение, старший разр д счетчика 6 слов устанавливаетс  в единицу и переключает коммутаторы 9 и 10, Устройст- во переводитс  в режим Вывод. При этом через коммутатор 9 на входы формировател  4 и элемента 3 задержки поступает частота f0 кварцевого генератора 12, а через коммутатор 10 вход счетчика 6 слов соедин етс  со старшим разр дом счетчика 5 разр дов слова, элемент И 15 открываетс , а элемент ИЛИ 14 закрываетс .

5

5

По каждому импульсу частоты f0 производитс  чтение из  чейки пам ти и запись в нее нул . Вывод данных происходит через элемент И 15, начина  с младшего разр да первого слова и конча  старшим разр дом последнего . Элемент ИЛИ 14 в режиме вывода посто нно подает нуль на D- вход блока 7 пам ти.

По окончании вывода старший разр д счетчика 6 слов сбрасываетс  и устройство переходит в исходное состо ние .

Измер ема  частота может определ тьс  по формуле

f - N f f

0 где N - число импульсов, зарегистрированных в слове пам ти за образцовый интервал времени Т0 . Блок 7 пам ти имеет структуру 1Ут

5 и разбит на К n-разр дных слов. Величина п определ етс  объемом счетчика 5 разр дов слова, величина К - количество слов в пам ти - вдвое меньше объема счетчика 6 слов. Блок 7 пам ти может быть реализован на основе К561РУ2.

По импульсу измер емой частоты f запускаетс  генератор 2 серии импульсов отрицательного знака, по передним и задним фронтам которых формируютс  короткие импульсы.

Приведенные временные диаграммы (фиг„2) соответствуют значению и частоте генератора 2 - f0/2, при этом прин ты следующие обозначени : 1-й цикл счета, когда из блока 7 пам ти считано число 0100, а записано 1 100; ##- - 2-й цикл счета, когда считано число 1100 (младший

бит слева), а записано 0010 (между циклами счета завершилс  интервал Т , поэтому после завершени  цикла счета адрес слова увеличиваетс  на единицу и начинаетс  новое измерение 0 интервал Т ), во

0

5

0

02/

врем  цикла

Т0 пам ть

счета завершилс  интервал заполнена, началс  вывод данных (1010, 0110, 1110) с частотой f0.

Возможность накапливать большие массивы данных в расширенном диапазоне входных частот, выводить информацию блоками в последовательном коде , обеспечивать непрерывность измерени  частоты и минимум аппаратных

средств позвол ют эффективно использовать устройство в качестве бортовых и автономных регистрирующих приборов.

Ф

ормула изобретени  Устройство дл  измерени  и регистрации частоты, содержащее формирователь импульсов, вход которого  вл етс  входом устройства, генератор се- Ьии импульсов, кварцевый генератор, делитель, элемент задержки., блок пам ти , элемент И, счетчик разр дов слова, триггер, элемент ИЛИ и счет- .чик слов, причем выход кварцевого Генератора подключен к входу делител , вход управлени  режимом работы и выход блока пам ти соединены соответственно с выходом элемента задержки и первым входом элемента И, а адресные входы разр дов слова блока пам ти подключены к выходам счетчика разр дов слова, отличающейс  тем, что, с целью расширени  Диапазона измер емых частот, и функциональных возможностей, в него дополнительно введены первый и второй коммутаторы, формирователь управл ющих импульсов и последовательный сумматор , первый и второй входы которого соединены соответственно с выходом

16616628

формировател  импульсов и выходом блока пам ти, вход синхронизации объединен с выходом элемента задержки и входом счетчика разр дов слова, а выход подключен к второму входу элемента ИЛИ, причем выход формировател  импульсов через последовательно соединенные генератор серии импульJQ сов и первый коммутатор подключен к входу элемента задержки и входу формировател  управл ющих импульсов, выход которого соединен с входом выбора блока пам ти, второй вход эле15 мента И объединен с управл ющими входами первого и второго коммутаторов, с первым входом элемента ИЛИ и старшим разр дом счетчика слов, выходы которого подключены к адресным вхо2Q дам блока пам ти, а вход соединен с выходом второго коммутатора, выход старшего разр да счетчика разр дов слова объединен с первым входом второго коммутатора и входом синхрони25 зации триггера, информационный вход которого соединен с выходом делител , а выход - с вторым входом второго коммутатора, выход кварцевого генератора подключен к второму входу

30 первого коммутатора, а выход элемента ИЛИ соединен с входом данных блока пам ти.

8xl(An) вхд(д) SxJfZ) Вш13

8x6

8т 15

Claims (1)

1. Формула изобретения Устройство для измерения и регистрации частоты, содержащее формирователь ИМПУЛЬСОВ, ВХОД КОТОРОГО ЯВЛЯ- jq ртся входом устройства, генератор се£ии импульсов, кварцевый генератор, елитель, элемент задержки., блок памяти, элемент И, счетчик разрядов ёлова, триггер, элемент ИЛИ и счетЛик слов, причем выход кварцевого Генератора подключен к входу делителя, вход управления режимом работы и Цыход блока памяти соединены соответственно с выходом элемента задерж- 2θ £и и первым входом элемента И, а адресные входы разрядов слова блока памяти подключены к выходам счетчика разрядов слова, отличающееся тем, что, с целью расширения 25 Диапазона измеряемых частот, и функциональных возможностей, в него дополнительно введены первый и второй коммутаторы, формирователь управляющих импульсов и последовательный сум- 39 матор, первый и второй входы которого соединены соответственно с выходом формирователя импульсов и выходом блока памяти, вход синхронизации объединен с выходом элемента задержки и входом счетчика разрядов слова, а выход подключен к второму входу элемента ИЛИ, причем выход формирователя импульсов через последовательно соединенные генератор серии импульсов и первый коммутатор подключен к входу элемента задержки и входу формирователя управляющих Импульсов, выход которого соединен с входом выбора блока памяти, второй вход элемента И объединен с управляющими входами первого и второго коммутаторов, с первым входом элемента ИЛИ и старшим разрядом счетчика слов, выходы которого подключены к адресным вхо- . дам блока памяти, а вход соединен с выходом второго коммутатора, выход старшего разряда счетчика разрядов слова объединен с первым входом второго коммутатора и входом синхронизации триггера, информационный вход которого соединен с выходом делителя, а выход - с вторым входом второго коммутатора, выход кварцевого генератора подключен к второму входу первого коммутатора, а выход элемента ИЛИ соединен с входом данных блока памяти.

   1х!8ых1 цикл я я п, 2цикл *** _______\-\ цикл п____________

   Tjwumnnnjwinnjwijiminjin^ вых Μζ/Τί-Π-Π-Π-Γ Λ/_/^Λ7^_1ΓΙΠΠΓΙΠΤΠΓ выхЗМ—ЬЛ-П-Л-Г 8x7(Ao) _ 8х7(Ап) βχδ(δ) ____ δχ7(Ώ) __! Вых 13--ВхВ — вых5(АК<!) вых 15

   Т_Л_П_П_Г

   1ППЛППЛПГ

   LTLELTU

   1Л_П_П_Г тпплппшшлшш гдлттдлдтлллгшлшги

   Фиг. г