SU1506570A1 - Устройство дл коррекции шкалы времени - Google Patents

Abstract

Изобретение относитс  к радиотехнике и приборостроению. Цель изобретени  - повышение точности коррекции. Дл  достижени  цели в устройство введены Д-триггер, два дополнительных RST-триггера 15, 17, формирователь 16 одиночных импульсов, генератор 18 пачки импульсов, два элемента ИЛИ 19, 20, элемент ИЛИ-НЕ 21 и мультиплексор 22. В результате единого цикла коррекции, т.е. при однократной коррекции, состо щей из грубой и точной частей, шкала времени, формируема  делителем 3, сдвигаетс  на величину ΔТ=±(N₁K₁ + N₂T), ГДЕ N₁ И N₂ - ВЕЛИЧИНЫ ГРУБОЙ И ТОЧНОЙ КОРРЕКЦИИ СООТВЕТСТВЕННО, K₁ - КОЭФ.ДЕЛЕНИЯ ДЕЛИТЕЛЯ 3 ОТ ВХОДА ДО ВЫХОДА, СОЕДИНЕННОГО СО ВТОРЫМ ВХОДОМ МУЛЬТИПЛЕКСОРА 22, Т-ПЕРИОД ПОВТОРЕНИЯ ИМПУЛЬСОВ Г-РА 1, ОБЕСПЕЧИВАЯ ТЕМ САМЫМ В УСЛОВИЯХ РАСШИРЕНИЯ ДИАПАЗОНА КОРРЕКЦИИ СОХРАНЕНИЕ ВЫСОКОЙ ТОЧНОСТИ. 5 ИЛ.

Description

feed

с коррекции

конан о о

:л

(Put.1

Изобретение относитс  к радиотехнике и приборостроению и может быть использовано в синхронизирующих системах дл  коррекции шкапы времени.

Цель изобретени  - повышение точ- ности коррекции.

На фиг.1 представлена структурна  схема устройства дл  коррекции шкалы времени; на фиг,2 - схема дешифрато- ра; на фиг,3,1,3,2 и А - временные диаграммы, по сн ющие работу устройства .

Устройство дл  коррекции шкалы времени содержит генератор 1, фазо- сдвигающий блок 2, делитель 3 частоты , реверсивный счетчик 4, регистр 5 сдвига, преобразователь 6 кода коррекции , первый элемент И 7, счетчик 8, дешифратор 9, первый формирователь

10одиночных импульсов, формирователь

11сигнала управлени , RST-триггер 12, второй элемент И 13, D-триггер

14,первый дополнительный RST-триггер

15,второй формирователь 16 одиноч- ных импульсо, второй дополнительный RST-триггер 17, генератор 18 пачки импульсов, первый 19 и второй 20 элементы ИЛИ, элемент ИЛИ-НЕ 21, мультиплексор 22,

Дешифратор 9 (фиг,2) содержит первый 23, второй 24 и третий 25 элементы И, инвертор 26 и элемент ИЛИ 27,

Устройство дл  коррекции шкалы времени работает следукл образом. .

Генератор 1  вл етс  источником импульсов с периодом повторени  Т (фиг.3,1 г, 3.2г, 4г) дл  запуска фа- зосдвигающего блока 2, который представл ет собой делитель частоты с переменным коэффициентом делени , В исходном состо нии коэффициент делени  равен К (например ), что определ етс  наличием на первом управл ющем входе фазосдвигающего блока 2 уровн  логического О (фиг,3,1 и), С выхода фазосдвигающего блока 2 импульсы с периодом построени  КТ (фиг.ЗЛд, 4д) поступают на счетный вход делител  3 частоты.

Делитель 3 частоты проводит даль- нейшее деление частоты импульсов с выхода фазосдвигающего блока 2 и счет времени (секунд, минут, часов), Таким образом, делитель 3 осуществл ет формирование и хранение шкалы вре мени. С одного из выходов делител  3 импульсы с периодом повторени  (фиг,3,1е,, 3,2е и 4е), определ ющие масштаб грубой коррекции, подаютс 

0

.,

с

s

5 0 5

0

на второй информационный вход мультиплексора 22, на первый информационный вход которого подаютс  импульсы с выхода фАзосдвигающего блока 2, определ ющие масштаб точной коррекции,

В процессе работы устройства из-за отличи  частоты генератЬра 1 от номинального значени  .(например, в результате старени  кварцевогсг резонатора ) происходит смещение хранимой шкалы времени относительно шкалы времени эталонных частот. Это требует проведени  коррекции. Необходимость коррекции возникает также при первоначальном включении устройства, а также при сбо х делител  3 частоты.

Дл  коррекции шкапы времени на командную шину устройства подаетс  импульс (фиг,3,1 а, 3,2а), который устанавливает триггер 12 в единичное состо ние (фиг,3,1л), сбрасывает RSTтриггеры 15 и 17 (фиг,3,1н,п) и, пройд  через элемент ИЛИ 20, сбрасывает счетчик 8, При этом на выходе дешифратора 9 по вл етс  логический О (фиг,3,1 б). Логический О с выхода RST-триггера 17 подаетс  на управл ющий вход мультиплексора 22, при этом на выходе мультиплексора 22 проход т импульсы с выхода делител  3 с периодом повторени  , Логический О с выхода RST-триггера-17 поступает также на управл ющий вход дешифратора 9, т.е, на второй вход эл1Емента И 23 и на вход инвертора 24 (фиг,2), При этом дешифратор 9 настроен на число М, т,е, на выходе дешифратора 9 по вл етс  логическа  1 только при подаче на его входы двоичного кода числа М (например, ),

На информационный вход устройства , т,е, на вход преобразовател  6 подаетс  М-разр дный последовательный биимпульснГый код коррекции по двум лини м в виде кода единиц и кода нулей. Код коррекции имеет следующую структуру; младший разр д - знак, следующие (М-1)/2 разр дов - код точной коррекции, старшие (М-1)/2 разр дов - код грубой коррекции. На информационном выходе преобразовател  6 формируетс  пр мой код коррекции, разр ды которого поочередно подаютс  на информационный вход регистра 5 сдвига. На тактовом выходе преобразовател  6 формируютс  тактовые импульсы сдвига, которые через элемент ИЛИ 19 подаютс  на тактовый вход регистра

5 сдвига и на счетный вход счетчика 8 (фиг.3.1в).

Под воздействием тактовых импульсов сдвига разр ды кода коррекции поочередно записываютс  в регистр 5 сдвига. Одновременно счетчик 8 подсчитывает тактовые импульсы сдвига, т.е. число разр дов кода коррекции, записанных в реГистр 5 сдвига . При записи в регистр 5 сдвига всего М- разр дного кода коррекции на выходе дешифратора 9, настроенного на число М, по вл етс  логическа  1 (фиг.3.1б), котора  подаетс  на первый вход формировател  10 и на второй вход элемента ИЛИ-НЕ 21. Формирователь 10 выдел ет второй, после по влени  логической 1 на первом входе.

отличного от нул , на его вьгхог.е по вл етс  логическа  1 (фиг.3.1з, 4з), котора  подаетс  на первый вход формировател  11, разреша  его работу. Сигнал управлени  в виде логической 1 (фиг.3.1и, Ди) по вл етс  на выходе формировател  11 по срезу импульса, поступающего с выхода формировател  10.

Сигнал управлени  (фиг.3.1и) поступает на первый управл ющий вход фазосдвигающего блока 2 и измен ет его коэффициент делени  на К± 1 Ig в зависимости от знака (на фиг.3.1, 3.2 и , например, с на ), что приводит к сдвигу шкалы времени, формируемой делителем 3. Одновременно сигнал управлени  открывает элемент

10

импульс (фиг.3.1ж) из последователь- И 7, разреша  прохождение импульсов ности импульсов (фиг.3.1е), поступаю- с выхода мультиплексора 22 с периодом щих с выхода делител  3 через мультиплексор 22 на его второй вход.

Импульс с выхода формировател  10

25

повторени  (KI 1) К, Т на вход вычитани  реверсивного счетчика 4 (фиг.3.1к, 4к). Код грубой коррекции N, запи- санньй в счетчик 4, начинает считыватьс .

Как только во всех разр дах счет30

(фиг.3.1ж) поступает на первый вход элемента ИЛИ-НЕ 21, на втором входе которого присутствует логическа  1 с выхода дешифратора 9 (фиг.3.16), а на остальные входы подаетс  код грубой коррекции с выходов старших разр дов регистра 5 сдвига. Если код грубой коррекции не равен нулю, то состо ние выхода элемента ИПИ-НЕ 21 не измен етс  (логический О).

Импульс с выхода формировател  10 через элемент И 13, открытый сигналом 35 через элемент И 7.

логической 1 с выхода RST-триггера Таким образом, в течение времени 12 (фиг.3.1л, 4л), проходит на вход считывани  информации, записанной синхронизации D-триггера 14 (фиг.3.1м, в реверсивный счетчик 4, импульсами 4м).с периодом повторени  (К±1) К,

чика 4 по вл етс  логический. О на его выходе по вл етс  логический О

(фиг.3.1з), который возвращает формирователь 11 в исходное со сто ние. Логический О с выхода формировател  11 (фиг.3.1 и) восстанавливает исходный коэффициент делени  блока 2 и запрещает прохождение импульсов

При этом знак коррекции с выхода младшего разр да регистра 5 сдвига записываетс  в D-триггер 14, с выхода которого подаетс  на второй управл ющий вход фазосдвигающего блока 2. По срезу импульса с выхода формировател  10 переворачиваетс  R-S-T- триггер 12. Логический О с его выхода (фиг,3.1л) запрещает прохождение сигналов через элемент И 13 (фиг.3.1м, 5.2м).

Импульс с выхода формировател  10 поступает также на вход предварительной записи реверсивного счетчика 4 и на второй вход формировател  11. По фронту этого импульса код грубой коррекции с выходов (М-1)/2 старших разр дов регистра 5 сдвига переписываетс  в реверсивный счетчик 4. При записи в реверсивный счетчик 4 числа.

отличного от нул , на его вьгхог.е по вл етс  логическа  1 (фиг.3.1з, 4з), котора  подаетс  на первый вход формировател  11, разреша  его работу. Сигнал управлени  в виде логической 1 (фиг.3.1и, Ди) по вл етс  на выходе формировател  11 по срезу импульса, поступающего с выхода формировател  10.

Сигнал управлени  (фиг.3.1и) поступает на первый управл ющий вход фазосдвигающего блока 2 и измен ет его коэффициент делени  на К± 1 в зависимости от знака (на фиг.3.1, 3.2 и , например, с на ), что приводит к сдвигу шкалы времени, формируемой делителем 3. Одновременно сигнал управлени  открывает элемент

И 7, разреша  прохождение импульсов с выхода мультиплексора 22 с периодом

повторени  (KI 1) К, Т на вход вычитани  реверсивного счетчика 4 (фиг.3.1к, 4к). Код грубой коррекции N, запи- санньй в счетчик 4, начинает считыватьс .

Как только во всех разр дах счет

через элемент И 7.

чика 4 по вл етс  логический. О на его выходе по вл етс  логический О

(фиг.3.1з), который возвращает формирователь 11 в исходное со сто ние. Логический О с выхода формировател  11 (фиг.3.1 и) восстанавливает исходный коэффициент делени  блока 2 и запрещает прохождение импульсов

где NJ

К.

коэффициент делени  фазосдвигающего блока 2 отличаетс  на ± 1 от исходного , что приводит к сдвигу шкалы времени на величину &t, iK,K,T,

- величина грубой коррекции; - коэффициент делени  делител  3 от входа до выхода, соединенного с вторьм входом мультиплексора 22; период повторени  импульсов генератора 1.

Перепад напр жени  на выходе реверсивного счетчика 4 из логической 1 в логический О (фиг.3.1з) пере- ворачивает RST-триггер 15, на выходе которого по вл етс  логическа  1 (фиг.3.1н). Этот сигнал запускат формирователь 16 одиночного имульса . Импульс с выхода формирова

Т тел  1Ь (фиг.3.1о, 3.2о) проходит через элемент ПНИ 20 и сбрасывает счетчик 8. На выходе дешифратора 9 по вл етс  логический О (фиг.3.1 б), который подготавливает формирователь 10 к работе. Этот же импульс переворачивает RST-триггер 17. Логическа  1 с выхода RST-триггера 17 (фиг.3.1п, 3.2п) поступает на управл ющие входы мультиплексора 22 и дешифратора 9, При этом на выход мультиплексора 22 начинают проходить импульсы с выхода фазосдвигаклцего блока 2 с периодом повторени  КТ. Логическа  1 на управл ющем входе дешифратора 9 измен ет его настройку на

М-1 число

Логическа  1 с выхода RST-триггера 17 (фиг.3.1п) поступает также на вход, запуска генератора 18 пачки импульсов. На тактовый вход генератора 18 через мультиплексор 22 поступают импульсы с выхода фазосдвигаю- щего блока 2 (фиг.3,1д, 3,2д), под воздействием которых на выходе генератора 18 формируетс  пачка из (М-1)/ /2 импульсов (фиг.3.1р, 3.2р). Пачка импульсов через элемент ИЛИ 19 поступает на тактовый вход регистра 5 сдвига и на счетньи вход счетчика 8 (фиг.3.1в, 3.2в). Информаци , записанна  в регистр сдвига, сдвигаетс  на (М-1)/2 разр дов, при этом в старших (М-1)/2 разр дах, соединенных с входами записи реверсивного счетчика 4, оказываетс  записанным код точной коррекции. Счетчик 8 подсчитывает число импульсов в пачке. После окончани  сдвига информации в регистре 5 сдвига на выходе дешифратора 9, настроенного на число (-1)/ /2, по вл етс  логическа  1 (фиг.3,26), котора  запускает формирователь 10.

Второй после поступлени , логической 1 на первый вход формировател  10 импульс из последовательности импульсов на выходе мультиплексора 22 выдел етс  формирователем 10 (фиг,3,2ж). По срезу этого импульса переворачиваетс  RST-триггер 12 (фиг,3.2л). По фронту импульса, поступающего с выхода формировател  10, происходит запись кода точной коррекции из старших (М-1)/2 разр дов регистра 5 сдвига в реверсивный счетчик 4. На выходе реверсивного счетчика А по вл етс  логическа  1 (фиг,3,2з)

0

5

0

5

0

5

0

5

0

5

котора  поступает на первый вход формировател  11, По срезу импульса, поступающего с выхода формировател  10 на второй вход формировател  11, на выходе формировател  11 формируетс  сигнал управлени .

Сигнал управлени  измен ет коэффициент делени  фазосдвигающего блока 2 на К ± 1 (фиг,3,2д) и разрешает прохождение импульсов с выхода мультиплексора 22 с периодом повторени  (К11)Т через элемент И 7 на вход вычитани  реверсивного счетчика 4 (фиг.3.2 к).

Изменение коэффициента делени  фазосдвигающего блока 2 приводит к сдвигу шкалы времени, формируемой д(лителем 3., в течение времени считывани  кода точной коррекции реверсивным счетчиком 4,

После окончани  считывани  кода точной коррекции на выходе реверсивного счетчика 4 по вл етс  логический О (фиг.3.2з), который возвращает формирователь 11 в исходное состо ние . Логический О с выхода формировател  11 (фиг.3,2и) восстанавливает исходный коэффициент делени  фазосдвигающего блока 2 и запрещает прохождение импульсов через элемент И 7.

В результате точной коррекции шкала времени сдвигаетс  на вели11ину

Citj i , где N - величина точной коррекции,

Перепад напр жени  из логич еской 1 в логический О на выходе счетчика 4 (фиг,3.2з) переворачивает RST-триггер 15, на выходе кото рого по вл етс  логический О (фиг.3,2н). На этом коррекци  шкапы времени заканчиваетс .

Таким образом, в результате еди-; ного цикла коррекции, т,с, при однократной коррекции, содержащей грубую и точную части, шкала времени, формируема  делителем 3, сдвигаетс  на величину

6t ut,+ut 1 (N,K,-(-N)T, обеспечива  тем самым в услови х увеличени  диапазона коррекции сохранение высокой точности,

и случае равенства нулю величины грубой коррекции, что имеет место при расхождении хранимой и эталонной шкал времени в пределах диапазона точной коррекции,при записи & реверсивный счетчик 4 нулевого кода груС5о1; коррекции, состо ние выхода реверсивного счетчика А не измен етс  (логический о).

Дл  того, чтобы обеспечить коррекцию в эт;:х услови х, предназначен элемент ИЛИ-НЕ 21, первый (инверсный) вход которого подключен к выходу формировател  10, второй (инверсный) вход подключен к выходу дешифратора 9, а остальные входы подключены к старшим (М-1)/2 разр дам регистра 5 сдвига. После подачи команды (фиг.Аа) и установки триггеров 17 (фиг.4п), 12 (фиг.4л), 15 (фиг.АН), счетчика 8 (фиг.Ав), а также переключени  муль- типлексора 22, после записи кода коррекции в регистр 5 сдвига (фиг.Ав) аналогично рассмотренному случаю на выходе дешифратора 9 по вл етс  логи

ческа  1 (фиг.Аб), котора  поступает на второй (инверсный) вход элемента ИЛИ-НЕ 21, а также запускает формирователь 10. На выходе формировател  10 по вл етс  импульс (фиг.Аж), который подаетс  на первый (инверсный ) вход элемента ИПИ-НЕ 21. На остальные входы элемента ИЛИ-НЕ 21 подаетс  код грубой коррекции с выходо старших (М-1)/2 разр дов регистра 5 сдвига, так как код грубой коррекции равен нулю; импульс, формирующийс  на выходе формировател  10 (фиг.Аж), проходит через элемент ИЛИ-НЕ 21 (фиг.4с) на S-вход RST-триггера 15. Логическа  1 с выхода RST-триггера 15 (фиг.4н) запускает формирователь .16, с выхода которого импульс (фиг.4о сбрасывает счетчик 8 (фиг.4б) и переворачивает RST-триггер 17 (фиг.4п). Логическа  1 С выхода Л5Т-триггера 17 переключает мультиплексор 22 и измен ет настройку дешифратора 9, а также запускает генератор 18 (фиг.4р). Затем производитс  .сдвиг содержимого регистра 5 сдвига и сдвиг шкалы времени на величину точной коррекции аналогично работе устройства при точной коррекции.

Таким образом, точность однократной коррекции в предлагаемом устрой- с тве в В раз вьш1е, чем в известном. При этом диапазон однократной коррекции не меньше диапазона однократной коррекции прототипа при максимальном множителе ().

Возмодсность проведени  с высокой точностью одноступенчатой коррекции в расширенном диапазоне позвол ет уменьшить затраты оператора на подготовку данных дл  коррекции, упростить

10

15

0

5

0

5

0

0

5

5

работу оператора с предлагаемым устройством и снизить веро тность возникновени  ошибочных действий оператора .

Claims (1)

1. Формула изобретени  Устройство дл  коррекции шкалы

   времени, содержащее последовательно соединенные генератор импульсов, фазосдвигающий блок и делитель частоты , а также реверсивный счетчик, регистр сдвига, преобразователь кода коррекции, первый элемент И, последовательно соединенные счетчик, дешифратор и формирователь одиночных импульсов , а также формирователь сигнала управлени , RST-триггер и второй элемент И, причем первый вход первого элемента И соединен с вторым входом формировател  одиночных импульсов , информационный выход пресб разовател  кода коррекции - с информационным входов регистра сдвига, тактовый вход которого соединен со счетным входом счетчика, командный вход устройства соединен с входом установки RST-триггера, выход которого соединен с первым входом второго элемента И, входы записи реверсивного счетчика подключены к соответствующим выходам старших разр дов регистра сдвига, при этом выход реверсивного счетчика через формирователь сигнала управлени  соединен с первым управл ющим входом фазосдвигающего блока и с вторым входом первого элемента И, выход которого подключен к входу вычитани  реверсивного счетчика , выход формировател  одиночных импульсов подключен к второму входу формировател  сигнала управлени , к входу предварительной записи реверсивного счетчика и к счетному входу RST-триггера, вход преобразовател  кода коррекции  вл етс  информационным входом устройства, отличающеес  тем, что, с целью по- вьштени  точности коррекции, введены D-триггер, Последовательно соединенные первый дополнительный RST-триггер , дополнительный формирователь

   одиночных импульсов, второй ДОПОЛНИ-тельный RST-триггер и генератор пачки импульсов, а также два элемента ИЛИ, элемент ИЛИ-НЕ и мультиплексор, к первому входу которого подключен выход фазосдвигающего блока, а выход мультиплексора подключен к второму входу формировател  одиночных импульсов , тактовый вход регистра сдвига подключен к тактовому выходу преобразовател  кода коррекции через первый элемент ИЛИ, установочный вход счетчика подключен к командному входу устройства через второй элемент ИЛИ, выход младшего разр да регистра сдвига соединен с информационным входом D-триггера, к входу синхронизации которого подключен выход второго элемента И, а выход D-триггера соединен с вторым управл ющим входом фазосдвигающего блока, второй вход второго элемента И подключен к выходу формировател  одиночных импульсов, входы установки в О первого и второго дополнительных RST-триггеров соединены с командным входом устройства , вход установки в Ч первого дополнительного RST-триггера подключен к выходу элемента ИЛИ-НЕ, первый

   вход которого подключен к выходу формировател  одиночный импульсов, второй вход соединен с выходом дешифратора , а остальные входы подключены к входам записи реверсивного счетчика , второй вход BToporq элемента ИЛИ подключен к выходу дополнительного формировател  одиночных импульсов, выход второго дополнительного RST- триггера соединен с управл ющими входами дешифратора и мультиплексора, второй информационный вход которого соединен с выходом делител  частоты, тактовый вход генератора пачки импульсов подключен к выходу мультиплексора , а выход генератора пачки импульсов соединен с вторым входом первого элемента ИЛИ, счетный вход первого дополнительного RST-триггера подключен к выходу реверсивного счетчика .

   цг.г

   шпрж Зг;Тг|

   iii

   aJE

   I I

   wv/r п

   шпш шшиддишшдтшишццш.

   ШШШ

   п n п п п ГЦ

   t 7

   Фти

   t 7