SU1758866A2 - Селектор импульсов по длительности - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано дл  до- пускового контрол  длительности импульсов в устройствах автоматики, телемеханики и передачи дискретных сигналов. Селектор импульсов по длительности содержит генератор 1 тактовых импульсов, элементы И 2 и 10, счетчики 3. 19 и 20 импульсов, инвертор 4, дешифраторы 5 - 7 и 18, формирователи 8, 21 и 22 импульсов, выходные шины 11, 15 и 16, триггеры 12 и 32, блоки 13 и 23 - 25 задержки, сумматор 14 по модулю два, входную шину 17, коммутатор 26, блок 27 пам ти, регистры 28 и 29 пам ти, блок 30 сравнени  кодов, группу 31 элементов И, выходную информационную шину 33, шину 34 управлени , шину 35 начальной установки. Обеспечение возможности сравнени  длительности текущего импульса и длительности предыдущего импульса , отсто щего от текущего на заданное число импульсов, позвол ет расширить функциональные возможности устройства. 3 ил. 4-1 fe 4j ел 00 00 о о ю

Description

Изобретение относитс  к импульсной технике и может быть использовано дл  до- пускового контрол  длительности импульсов в устройствах автоматики, телемеханики и передачи дискретных сигналов.

Известен селектор импульсов по длительности , содержащий генератор импульсов , первый и второй элементы И, счетчик импульсов, три дешифратора, два блока задержки , формирователь импульсов, триггер и элемент НЕ. Недостатком основного изобретени   вл ютс  узкие функциональные возможности. Так, основное устройство не позвол ет сравнивать по длительности импульсы, отсто щие друг относительно друга на заданное число импульсов.

Целью изобрегени   вл етс  расширение функциональных возможностей за счет обеспечени  возможности сравнени  длительности текущего импульса и длительности предыдущего импульса, отсто щего от текущего на заданное число импульсов.

Поставленна  цель достигаетс  тем, что в селектор импульсов по длительности введены третий блок задержки, включенный между выходом инвертора и входом сброса первого счетчика импульсов, четвертый и п тый блоки задержки, второй и третий формирователи импульсов, второй и третей счетчики импульсов, первый и второй регистры пам ти, блок пам ти, блок сравнени  кодов, группа элементов И, четвертый дешифратор , коммутатор, второй триггер, шина управлени , шина начальной установки и выходна  информационна  шина, котора  соединена с выходами группы элементов И, управл ющий вход которой соединен с выходом второго триггера, а информационные входы - поразр дно с выходами блока сравнени  кодов, входы первой группы которого поразр дно соединены с выходами первого регистра пам ти, синхровход которого соединен с выходом п того блока задержки и синхровходом второго регистра пам ти, информационные входы которого поразр дно соединены с выходами блока пам ти, информационные входы которого соединены поразр дно с выходами первого счетчика импульсов и также поразр дно с информационными входами первого регистра пам ти, вход управлени  - с выходом четвертого блока задержки и входом п того блока задержки, адресные входы - поразр дно с выходами коммутатора, управл ющий вход которого соединен с выходом третьего формировател  импульсов и входом четвертого блока задержки, воды первой и второй групп информационных входов - поразр дно с выходами соответственно второго и третьего счетчиков импульсов,

входы установки которых соединены с цш- ной начальной установки и с R-входом второго триггера, S-вход которого соединен с выходом четвертою дешифратора, входы

которого поразр дно соединены с выходами третьего счетчика импульсов, счетный вход которого соединен со счетным входом второго счетчика импульсов и с выходом второго формировател  импульсов, вход ко0 торого соединен с выходом инвертора, вход которого соединен с входом третьего формировател  импульсов, причем выходы второго регистра соединены с входами второй группы входов блока сравнени  кодов.

5 На фиг.1 представлена структурна  электрическа  схема селектора импульсов по длительности; на фиг.2 и 3 - временные диаграммы, по сн ющие работу устройства .

0 Селектор содержит генератор 1 тактовых импульсов, первый элемент 2 И, первый счетчик 3, инвертор 4, первый, второй и третий дешифраторы 5-7, первый формирователь 8, первый элемент 9 задержки, второй

5 элемент 10 И, первую выходную шину 11, первый триггер 12, второй блок 13 задержки , сумматор 14 по модулю два, вторую и третью выходные шины 15 и 6, входную шину 17, четвертый дешифратор 18, второй

0 счетчик 19, третий счетчик 20, второй и третий формирователи 21 и 22 импульсов, третий , четвертый и п тый блоки 23 - 25 задержки, коммутатора 26, блок 27 пам ти, первый и второй регистры 28 и 29 пам ти,

5 блок 30 сравнени  кодов, группу 31 элементов И, второй триггер 32, выходную информационную шину 33, шину 34 управлени , шину 35 начальной установки.

Селектор работает следующим обра0 зом.

В исходном состо нии при отсутствии входных импульсов на выходе инвертора 4 и элемента задержки 23 - потенциал логического О, удерживающий счетчик 3 в ну5 левом состо нии до прихода очередного селектируемого импульса. Элемент И 2 открыт потенциалом логической 1 с выхода дешифратора 6, и тактовые импульсы с ie- нератора 1 поступают на вход счетчика 3, но

0 счет не осуществл етс , так как счетчик заблокирован .

При поступлении на входную шину 17 селектируемого импульса (фиг.2а) отрицательной пол рности (активный уровень - ну5 левой), на выходе инвертора 4 (фиг.26) по вл етс  сигнал логической 1, блокировка счетчика 3 снимаетс  и он начинает подсчитывать тактовые импульсы с генератора 1, При этом возможны следующие ва- рианты работы устройства (при длительности текущего импульса ти, минимально допустимой длительности импульса гн, номинальной длительности импульса тъ и мак- симально допустимой длительности импульса тв: а) Т0 Тц гв, б) ти тв,в) г н

ти г0, г) Тн ги (Общее условие - тн

Г0 гв). Эти варианты селектируютс  устройством посредством формировани  различных сочетаний сигналов на выходных шинах 11, 15 и 16.

При выполнении услови  т0 Ти тв (фиг.2, импульс TI) при поступлении на вход счетчика 3 Ni тактовых импульсов (Ni пропорционально тн) срабатывает дешифратор 7 (фиг.2в). Импульс с его выхода поступает на блок задержки 13 (фиг,2г), задержка которого составл ет t3i Г0 - гн, и с него - на один из входов сумматора 14 по модулю два. При поступлении на вход счетчика 3 N2 тактовых импульсов (N2 пропорционально Г0) формируетс  импульс на выходе дешифратора 5 (фиг.2д), поступающий также на вход блока 14. Таким образом, дл  импульса П в момент времени г0 на обоих входах блока 14 - единичные сигналы в виде импульсов одинаковой длительности, равной длительности тактового импульса. Следовательно , сигнал на выходе блока 14 отсутствует (в соответствии с логикой суммировани  по модулю два), т.е. не формируетс  сигнал на выходной шине 15 (фиг.2е). Импульс с дешифратора 5 устанавливает также триггер 12 в единичное состо ние (или подтверждает его) (фиг.2ж), а также запускает формирователь 8 (фиг.2з), который формирует импульс требуемой длительности . Через блок задержки 9 с временем задержки t32 тв -Г0 этот импульс (фиг.2и) поступает на вход элемента 10 И, открытого единичным потенциалом на выходе триггера 12, и с его выхода на выходную шину 11 (фиг.2к) поступает импульс, указывающий, что текущий входной импульс лежит в соответствующем интервале длительностей. По окончании входного селективного импульса на выходе блоков 4 и 23 (с соответствующей задержкой) вновь по вл ютс  нулевые потенциалы, устанавливающие счетчик 3 в нулевое состо ние: устройство готово к дапьнейшей работе.

При та т0 (фиг.2, импульс г) срабатывают блоки, как описано ранее. Однако, при т тв срабатывает дешифратор 6, выходной сигнал с которого устанавливает триггер 12 в нулевое состо ние (фиг.2ж) и закрывает элемент И 2, прекраща  счет счетчиком 3, а также закрывает элемент И 10. в результате чего импульс на шине 11 (фиг.2 к) не формируетс . Наличие на шине 16 (фиг. 2 ж) отрицательного перепада напр жени  (и нулево го сигнала) указывает на то, что длительность селектируемого импульса больше тв. Блокировка элемента И 2 исключает ложное 5 срабатывание селектора при длительности импульсов, кратной гв.

При тн ти Т0 (фиг.2, импульсТ3) аналогично описанному формируетс  импульс на выходе дешифратора 7 и блока задержки 13 10 (фиг.2в,г). Однако отсутствует импульс на выходе дешифратора 5 (фиг.2д). в результате чего формируетс  импульс на выходе сумматора 14 по модулю два и на выходной шине 15 (фиг.2е),указывающий на попада- 15 ние длительности входного импульса в соответствующий диапазон селекции.

При TVI тн счетчик 3 (фиг.2, импульс ТА устанавливаетс  в нулевое состо ние до срабатывани  дешифратора 7. В этом слу- 0 чае сигналы на шинах 11, 15 и 16 отсутствуют (фиг.2к,е,ж), указыва  на попадание длительности импульса в соответствующий диапазон селекции.

Блоки 18-31 реализуют определение 5 относительных длительностей импульсов. Принцип работы этой части селектора заключаетс  в следующем: определ етс  длительность текущего импульса (безотносительно к допускам) и сравниваетс  с дли- 0 тельностью импульса, отсто щего от текущего на заданное количество импульсов (п). Дл  этого длительность всех импульсов записываетс  в блок пам ти и по приходу некоторого импульса выбираетс  сравнива- 5 емый с ним из этого блока. В результате на информационной шине присутствует один из сигналов: Больше, Равно или Меньше , характеризующий относительную длительность текущего импульса в сравнении с 0 заданным.

При заданном п сравниваютс  таким образом 1-ый и (п + 1)-ый импульсы, 2-ой и (п + +2)-ой, и т.д.

В исходном состо нии счетчики 19 и 20 5 устанавливаютс  в исходное состо ние (пусть их емкость - N): счетчик 19 устанавливаетс  в состо ние N - 1, а счетчик 20 - в состо ние N - п - 1 сигналом начальной установки с шины 35. Сигналы, определ ю- 0 щие установку счетчика 20,задэютс  по шине 34. При этом необходимо выполнение услови  п N, а блок пам ти 27 должен содержать N  чеек.

Так как в начальный интервал времени 5 работы устройства в блон е пам ти 27 отсутствуют коды длительностей импульсов, (в течение первых п импульсоп), триггер 32 сигналом начальной установки устанавливаетс  в нулевое состо ние запреща  прохождение сигналов с выхода блока сравнени  кодов на выход устройства через элементы И 31 группы (в группе-три элемента). По достижении счетчиком 20 нулевого значени  (счетчики 20 и 19 считают по модулю N) срабатывает дешифратор 18 и устанавливает триггер 32 в единичное состо ние, после чего информаци  о сравнении длительностей импульсов поступает на выходную шину 33 устройства.

Начало очередного импульса (фиг.За) вызывает формирование импульса на выходе формировател  21, инкрементирующего содержимое счетчиков 19 и 20. При этом в процессе работы устройства содержимое счетчика 19 всегда на п больше содержимого счетчика 20 (по модулю N), таким образом , в счетчике 19 содержитс  номер текущего импульса, а в счетчике 20 - номер предыдущего, сравниваемого импульса по- следовательности.

Окончание текущего импульса вызывает по вление импульса на выходе формировател  22 (фиг.36), переключающего коммутатор 26 таким образом, что на его выходы поступает код со счетчика 19 (адрес текущего импульса). Этот же импульс, задержанный на блоке 24 (фиг.Зв), врем  задержки которого определ етс  требуемой длительностью срабатывани  коммутатора, переводит блок 27 пам ти в режим записи. Так как импульс с выхода блока 24 по вл етс  до окончани  импульса с выхода блока 22, по текущему адресу в блок 27 пам ти записываетс  длительность импульса со счетчика 3.

По окончании импульса с блока 22 коммутатор 26 переключает адресные входы блока пам ти на выходы счетчика 20 (адрес сравниваемого предыдущего импульса). Окончание импульса с блока задержки 24 переводит блок 27 пам ти в режим считывани , и на его выходе формируетс  код предыдущего импульса (его длительности), который задержанным импульсом с выхода блока 25 (фиг.Зг) записываетс  в регистр 29. Одновременно этим же импульсом в регистр 28 записываетс  код длительности текущего импульса из счетчика 3. На одном из выходов (больше, равно или меньше) блока сравнени  кодов 30 формируетс  единичный сигнал, который через открытые элементы 31 группы И поступает на соответствующий информационный выход шины 33 устройства. Затем (после записи информа- ции в регистры 28 и 29) формируетс  импульс на выходе блока задержки 23 (фиг.Зд), по которому счетчик 3 устанавливаетс  в нулевое состо ние.

Таким образом, селектор позвол ет осуществл ть как селекцию импульсов по длительности , так и сравнение относительной длительности текущего и предыдущего импульсов с заданным промежутком (в количестве импульсов).

Claims (1)

1. Формула изобретени  Селектор импульсов по длительности по авт.св. N 1403359, отличающийс  тем, что, с целью расширени  функциональных возможностей за счет обеспечени  возможности сравнени  длительности текущего им- пульса и длительности предыдущего импульса, отсто щего от текущего на заданное число импульсов, в него введены третий блок задержки, включенный между выходом инвертора и входом сброса первого счетчика импульсов, четвертый-и п тый блоки задержки , второй и третий формирователи импульсов, второй и третий счетчики импульсов , первый и второй режстры пам ти, блок пам ти, блок сравнени  кодов, группа элементов И, четвертый дешифратор, коммутатор , второй триггер, шина начальной установки, шина управлени  и выходна  информационна  шина, котора  соединена с выходами группы элементов И, управл ющий вход которой соединен с выходом второго триггера, а информационные входы - поразр дно с выходами блока сравнени  кодов , входы первой группы которого поразр дно соединены с выходами первого регистра пам ти, синхровход которого соединен с выходом п того блока задержки и синхровходом второго регистра пам ти, информационные входы которого поразр дно соединены с выходами блока пам ти, информационные входы которого соединены поразр дно с выходами первого счетчика импульсов и также поразр дно с информационными входами первого регистра пам ти , сход управлени  - с выходом четвертого блока задержки и входом п того блока задержки , а адресные входы - поразр дно с выходами коммутатора, управл ющий вход которого соединен с выходом третьего формировател  импульсов и входом четвертого блока задержки, входы первой и второй групп информационных входов - поразр дно с выходами соответственно второго и третьего счетчиков импульсов, входы установки которых соединены с шиной начальной установки и с R-входом второго триггера, S-вход которого соединен с выходом четвертого дешифратора, входы которого поразр дно соединены с выходами третьего счетчика импульсов, счетный вход которого соединен со счетным входом второго счетчика импульсов и с выходом второго формировател  импульсов, вход которого соединен с выходом инвертора, вход которого соединен с входом третьего формировател  импульсов, причем выходы второю регистра соединены с входами второй группы входов блока сравнени  кодов.