SU598229A1 - Селектор серий импульсов по длительности - Google Patents
Селектор серий импульсов по длительностиInfo
- Publication number
- SU598229A1 SU598229A1 SU752198165A SU2198165A SU598229A1 SU 598229 A1 SU598229 A1 SU 598229A1 SU 752198165 A SU752198165 A SU 752198165A SU 2198165 A SU2198165 A SU 2198165A SU 598229 A1 SU598229 A1 SU 598229A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- pulse
- inputs
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
Изобретение относитс к импульсной технике. Известен селектор импульсов, содержащий генератор эталонной частоты умножитель частоты, дополнительный модул тор частоты, диод с накоплением зар да, смеситель, фильтр, логические элемента И, реверсивный счетчик, счет чик, дополнительный делитель частоты триггер Шмитта ij. Недостатком такого устройства вл етс его сложность Наиболее близким по технической сущности к данному изобретению вл ет с селектор импульсов, содержащий КЗтриггер , & -вход которого соединен с входом счетчика и входом селектора а R-вход соединен со входом сброса счетчика и выходом элемента задержки вход которого соединен с одним из входов блока дешифрации, другие входы которого подключены к выходам счет чика, а выход блока дешифрации соединен с выходом селектора 2. Однако такой селектор не обладает достаточной помехоустойчивостью. Целью изобретени вл етс повышение помехоустойчивости. Это достигаетс тем, что в предлагаемый селектор импульсов введен трекканальный селектор максимальной длительности импульсов, состо щий из трех элементов задержки, логического элемента ЗИ-ИЛИ и формировател импульсов, выход которого соединен со входом элемента задержки, а вход формировател импульсов подключен к выходу логического элемента ЗИ-ИЛИ, первый вход одного из логических элементов И, вход щих в состав логического элемента ЗИ-ИЛИ, соединен через первый элемент задержки с выходом R3 -триггера, а второй вход указанного логического элемента И соединен с первым входом третьего логического элемента И, причем первые входы второго и третьего логических элементов И непосредственно , а вторые входы через элемент задержки соединены с выходами счетчика. На чертеже показана структурна электрическа схема предлагаемого селектора . Селектор импульсов содержит R5 триггер 1, счетчик 2, трехканальный селектор 3 максимальной длительности импульсов, состо щий из элементов задержки 4-6,- логического элемента ЗИИЛИ 7 и формировател импульсов 8, блок дешифрации 9 и элемент задержки 10. Селектируемый сигнал подаетс на
ВХОД 11, выходной сигнал снимаетс с выхода 12.
Принцип работы селектора заключаетс в следующем.
Первый импульс, поступающий на вход 11, перебрасывает R5 -триггер 1 в единичное состо ние, фиксиру начало пачки. Количество импульсов в пачке подсчитывает счетчик 2. При отсутствии разрывов в пачке на выходах триггера (не показан) К -го разр да счетчика 2 по вл ютс импульсы с частотой в 2 раз меньшей, чем на входе. Интервал между по влени ми импульсов на каждом из выходов этого триггера 1ц„ 2 т,где Т - период импульсов пачки 4 При по влении разрывов в пачке длительность интервала увеличиваетс на длительность разрывов 1 ,„..„
t.1 U П ГП
uwm pas-p- Сигнал с единичного выхода SS -триггера 1 подаетс на первый вход селектора 3 максимальной длительности . Сигналы с единичного и нулевого выходов триггера (не показан) К -го разр да счетчика 2 подаютс соответственно на второй и третий вхо ды трехканального селектора максимальной длительности. Этим обеспечиваетс обнаружение разрыва в любом месте пачки импульсов.
При настройке трехканального селектора 3 максимальной длительности на сигнал, длительность которого больше (1,5-1,9) .Т обнаруживаютс разрывы t дзр (0,5-0,9) . Настройка селектора осуществл етс установкой элементов задержки 4, 5, 6 с величиной времени задержки t- -(1,5-1,9). .Т. . аад
При по влении сигнала на первом вхде трехканального селектора 3 максимальной длительности (с единичного выходаRS -триггера 1) запускаетс элемент задержки 4, который выдает на своем выходе импульс, поступающий на первый вход первого логического элемента И логического элемента ЭИ-ИЛИ 7 Если к этому времени триггер К -го разр да счетчика 2 переброситс в единичное состо ние (если длительность пачки импульсов больше или равна то на втором входе первого логического элемента И логического элемента ЗИ-ИЛИ 7 будет запрещающий сигнал и импульс с выхода элемента задержки 4 не пройдет на выход логического элемента ЗИ-ИЛИ 7. Если триггер К -го разр да счетчика 2 будет в нулевом состо нии (если длительность пачки импульсов меньше 2 Т ) , то на втором входе первого логического элемента И логического элемента ЗИ-ИЛИ 7 будет разрешающий сигнал и импульс с выхода элемента задержки 4 пройдет на выход логического элемента ЗИ-ИЛИ 7 и дальше на вход формировател импульсов 8, с выхода последнего поступит на вход
элемента задержки 10, необходимого дл установлени определенной длительности выходного сигнала и на вход блока дешифрации 9. Через блок дешифрации 9 импульс с выхода формировател импульсов 8 не пройдет на выход устройства, а с выхода элемента задержки 10 импульс через врем задержки аад, поступит на входы сброса R3 -триггера 1 и счетчика 2 и вернет их в нулевое состо ние.
При длительности пачки импульсов, большей чем , триггер К -го разр да счетчика 2 каждым импульсом, номер которого кратен 2 , перебрасываетс из нулевого состо ни в единичное и наоборот, запуска каждый раз один из элементов задержки 4 или .5. Если отсутствуют разрывы, большие допустимой величины, то к моменту по влени импульса на выходе элемента задержки 4 или 5 соответствующий логический элемент И (второй или трети логического элемента ЗИ-ИЛИ 7 будет закрыт и импульс пропускатьс на выход не будет. При по влении разрыва, большего по длительности допустимой величины, к моменту по влени импульса на выходе одного из элементов задержки 4или 5 соответствующий логический элемент И (второй или третий) логического элемента ЗИ-ИЛИ 7 будет открыт и импульс пройдет на выход логического элемента ЗИ-ИЛИ 7 и дальше на вход формировател импульсов 8, с выхода последнего импульс поступает на вход элемента задержки 10 и на вх блока дешифрации 9. Если зафиксированное в счетчике 2 количество импулсов пачки соответствует селектируемо длительности пачки, то бдок дешифрации 9 пропускает импульсы с выходаформировател импульсов 8 на выход устройства, в противном случае на выходе устройства сигнал не по вл етс С выхода элемента задержки 10 через t аоА I импульс поступает на входы сброса В9 -триггера 1 и счетчика 2 и устанавливает их в нулевое состо ние .
Claims (2)
- Формула изобретениСелектор серий импульсов по длительности , содержащий RS -триггер, 5 -вход которого соединен с входом счетчика и входом устройства, а R вход соединен со входом сброса счетчика и выходом элемента задержки, вх которого соединен с одним из входов блока дешифрации, другие входы которого подключены к выходам счетчика, а выход блока дешифрации соединен с выходом устройства, отличающийс тем, что, с целью повышени помехоустойчивости, в него введен трехканальный селектор максимальной длительности импульсов, состо мий из трех элементов задержки, ло-. гического элемента ЗИ-ИЛИ и формировател , импульсов, выход которого соединен с входом элемента задержки, а вход формировател импульсов подключен к выходу логического элемента ЗИ-ИЛИ, первый вход одного из логических элементов И, вход щих в состав логического элемента ЗИ-ИЛИ, соединен через первый элемент задержки с выходом RS -триггера, а второй вход упо минутого логического элемента И соединен с первым входом третьего логического элемента И, причем первые входы ВТОРОГО и третьего логических элементов И непосредственно, а вторые входы через элемент задержки соединены с выходами счетчика. Источники информации, прин тые во внимание при экспертизе: 1.патент США 3838338,кл.324-791),
- 2.Авторское свидетельство 451186, кл. Н 03 К 5/20, 1974,
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU752198165A SU598229A1 (ru) | 1975-12-11 | 1975-12-11 | Селектор серий импульсов по длительности |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU752198165A SU598229A1 (ru) | 1975-12-11 | 1975-12-11 | Селектор серий импульсов по длительности |
Publications (1)
Publication Number | Publication Date |
---|---|
SU598229A1 true SU598229A1 (ru) | 1978-03-15 |
Family
ID=20640064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU752198165A SU598229A1 (ru) | 1975-12-11 | 1975-12-11 | Селектор серий импульсов по длительности |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU598229A1 (ru) |
-
1975
- 1975-12-11 SU SU752198165A patent/SU598229A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU598229A1 (ru) | Селектор серий импульсов по длительности | |
SU1182667A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1667235A2 (ru) | Селектор импульсов по длительности | |
SU840745A1 (ru) | Устройство дл подавлени помехпРи цифРОВОй пЕРЕдАчЕ иМпульСНОйпОСлЕдОВАТЕльНОСТи | |
SU1385283A1 (ru) | Селектор последовательности импульсов | |
RU2052893C1 (ru) | Устройство для выделения первого и последнего импульсов в пачке | |
SU807491A1 (ru) | Устройство дл контрол счетчика | |
SU1150737A2 (ru) | Генератор последовательности импульсов | |
SU1394420A1 (ru) | Устройство дл взаимной блокировки и защиты от дребезга контактов | |
SU1758866A2 (ru) | Селектор импульсов по длительности | |
SU1172001A1 (ru) | Устройство дл преобразовани серии импульсов в пр моугольный импульс | |
SU1363173A1 (ru) | Устройство дл ввода информации | |
SU813768A1 (ru) | Селектор серий импульсов по дли-ТЕльНОСТи | |
SU1170602A1 (ru) | Устройство дл выделени первого и последнего импульсов в пачке | |
SU725209A1 (ru) | Формирователь импульсов | |
SU1647865A1 (ru) | Устройство формировани импульсов дл определени начала и конца серии импульсов | |
SU1265981A1 (ru) | Устройство дл выделени импульсов | |
SU869004A1 (ru) | Устройство дл задержки импульсов | |
SU702493A1 (ru) | Устройство дл формировани пачек импульсов | |
SU1661979A1 (ru) | Устройство дл выделени первого и последнего импульсов в пачке | |
SU1103352A1 (ru) | Устройство дл формировани серий импульсов | |
SU1764155A1 (ru) | Устройство дл выделени синхронизированной пачки импульсов | |
SU765804A1 (ru) | Устройство дл возведени в квадрат | |
SU1338039A2 (ru) | Селектор пар импульсов | |
SU1256177A1 (ru) | Распределитель частотно-импульсных сигналов |