SU1667235A2 - Селектор импульсов по длительности - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано дл  селектировани  импульсов по длительности в устройствах обработки дискретных сигналов в радиотехнике, телемеханике, измерительной технике. Целью изобретени   вл етс  повышение достоверности результатов селектировани . Селектор импульсов по длительности содержит генератор 1 тактовых импульсов, элементы И 2 и 11, счетчик 3 импульсов, дешифраторы 4 - 6, блоки 7 и 10 задержки, сумматор 8 по модулю два, формирователь 9 импульсов, триггер 12, инвертор 13, входную шину 20, выходные шины 21 - 23. Поставленна  цель достигаетс  за счет введени  триггеров 14 и 18, ключа 15, интегратора 16, компаратора 17, резистора 19 и образовани  новых функциональных св зей. 2 ил.

Description

Изобретение относитс  импульсной технике, может быть использовано дл  селектировани  импульсов по длительности в устройствах обработки дискретных сигналов в радиотехнике, телемеханике , измерительной технике и  вл етс  усовершенствованием устройства по авт. св. № 1403359.

Цель изобретени  - повышение достоверности результатов селектировани .

На фиг. 1 показана структурна  электрическа  схема устройства, на фиг. 2 - времен- ные диаграммы, по сн ющие работу устройства,

Устройство (фиг 1) содержит -енератср 1 тактовых импульсов, выход которого соединен с первым входом первого элемента И 2 зпход которого соединен со счетным входом счетчика 3 импульсов соответствующие выходы которого соединены поразр дно с входами с первого по третий дешифраторов 4, 5 и 6. Вы/од дешифратора 4 соединен с входом первого бпока 7 задержки выход кот орого соединен с первым входом сумматора 8 по модулю два, второй вход которого соединен с выходом второго дешифратора и входом формировател  9 импульсов, выход которого через второй блок 10 задержки соединен с первым входом второго элемента И 11, второй вход которого соединен с выходом первого триггера 12 Выход инвертора 13 соединен с входом установки второго триггера 14 и с управл ющим входом ключа 15. Выход триггера 14 соединен с входом интегратора 16, выход которого соединен с первым входом компаратора 17, выход которого соединен с входом сброса третьего триггера 18, а первый вход через резистор 19 - с информационным входом ключа 15 Вход инвертора 13 соединен с в-.одной шиной 20, выход элемента И 11 - с первой выходной шиной 21, выход сумматора 8 - с второй входной шиной 22, выход триггера 12 - с третьей выходной шиной 23 Выход генератора 1 соединен со стробирующими вхо (Л

С

о о

vj ГО СО

ел

ю

дами дешифраторов 4 и 5 и с входом сброса триггера 14, выход которого соединен с входом установки триггера 18, выход которого соединен с входом сброса счетчика 3. Выход дешифратора 5 соединен с входом установки триггера 12, вход сброса которого соединен с выходом дешифратора 6 и вторым входом элемента И 2. Выход ключа 15 и второй вход компаратора 17 соединены с общей шиной.

Устройство работает следующим образом ,

В исходном состо нии триггер 18 нахо дитс  в нулевом состо нии и на его выходе действует уровень логического О, который поступает на вход сброса счетчика 3 и. устанавливает его также Б нулевое состо ние . На вчходе дешифратора 6 действует уровень логической 1, который поступает на второй вход элемента И 2 и открывает его. Импульсы с выхода генератора 1 проход т через элемент И 2 на счетный вход счетчика 3 однако счет не осуществл етс , поскольку счетчик 3 заблокирован по аходу сброса. В дальнейшем, при анализе длительности импульса, счетчик 3 подачи;ывает число щ тактовых импул. сов поступивших на его вход за врем  tj действи  анализируемого импульса. При этом tj гмТ, где Т - период следовани  тактовых импульсов Дешифраторы 4, 5, 6 дешифрируют определенные состо ни  счетчика 3, пропорциональные допускам (порогам) по длительност м гн - нижний порог , Г0 номинальный порог, гн - верхний порог соответственно, причем гн - ntT. TO паТ и тв пзТ. Дл  определенности будем считать, ч го m 6, П2 - 8, и пз 10, как показано на фиг, 2 а, б Входной импульс отрицательной пол рности (фиг. 2а) с вход ной шины 20 через инвертор 13 поступает на вход установки триггера 14 (точка to на фиг, 2а), и с этого момента начинаетс  процесс анализа его длительности, при этом возможны следующие случаи,

1. Длительность импульса ti удовлетвор ет условию Г0 ti Sr0 Т (фш 2а) При этом, ввиду отсутстви  взаимной синхронизации между двум  импульсными потоками (входные импульсы и такто вые импульсы генератора), они могут располагатьс  так. как показано на фиг 2а, б. Нетрудно заметить что при выбр н- ных выше допущени х 8-й тактовый им пульс находитс  та пределами входного импульса, т.е. счетчик 3 не насчитает т ре буемое числе импульсов В прототипе в данной ситуации была 6w- сформирована ложна  информаци  о том что ; u-тепьно м-,

импульса находитс  в пределах допусков снизу.

Передним фронтом входного импульса триггер 14 устанавливаетс  в состо ние ло.гической 1, а тактовым импульсом, поступающим на его вход сброса, триггер 14 возвращаетс  а исходное состо ние. В результате этого на его выходе сформируетс  импульс длительностью At, равной раз

ноет между моментами прихода фронтоа входного и тактового импульсоь (фиг. 2в) Далее этот i- мпульс поступает на интегратор 16 с посто нной рремени зар да Гэар, гдо в течении промежутка времени

tsap At происходит зар д интегратора 16 до некоторого напр жени  IJ-, (фиг. 2г). С выхода интегратора 16 напр жение Ui поступает на первый вход компаратора 17, второй вход которого соединен с общей

шиной. Как тог,,ко напр жение LH станет отличным от (, компаратор 17 переключитс  в состо ние логической 1 (фиг, 2д) и тем самым оззрешит по входу сброса работу триггера 18. Задним фронтом выходного импульса триггера 14 триггер 18 устанавливаетс  в состо ние логической 1 (фиг 2е), бпокировка счетчика 3 снимаетс , и начинаема процесс анализа дли- тельгности импульса. Одновременно

интегратор 16 пепеходит в режим хранени . По окончании сходного импульса на шине 20 с инвертора 13 на управл ющий вход ключа 15 поступает напр жение уровн  ло1ического О, кпюч 15 открыааетс  и начикаетс  разр д интегратора 16 через резистор 19 При этом соответствующим выбором величины сопротивлени  резистора 19 и с учетом внут реннего сопротивлени  открытого ключа 15 устанавливаетс  посто ннз  разр да гразр интегратора 16, равна  посто нной зар да, и, как следствие ЭТОГО, tpasp. t3ap. (фИГ. 2г). В МОМ6НТ

пересечени  выходным напр жением интегратора 16 уровн  О компаратор 17 переключитс  в исходное состо ние (фиг. 2д) и перебросит триггер 18 (фиг. 2е). Таким образом, на входе сбооса счетчкк  3 будет сформирован импульс, длительность которого равна длительности импульса на шине

20, При JTOM импульс на выходе триггера 18 будет прив зан к тактовым импульсам При поступлении на счетный вход счетчика Зги тактооых импульсов дешифратор 4 открываетс  и импульс генератора 1 вчд-лп етс  на его выходе (фиг. 2ж). С выхода дешифратора 4 импульс через блок 7 зедер- жки с временем задержки Ь1 {to гн) го ступает на первий вход сумматора 8 ,о модулт др& При поступлении на счетный

вход счетчика Зп2 импульсов на выходе дешифратора 5 выдел етс  импульс (фиг. 2з), который поступает на второй вход сумматора 8. Таким с&разом, на входах сумматора 8 присутствуют два импульса одинаковой длительности, равной длительности импульса генератора 1. Сумматор 8 осуществл ет операцию логического суммировани  импульсов по правилу (1 + 1) 0 (здесь подразумеваетс , что наличие импульса соответствует логической 1), и сигнал на выходе сумматора, а следовательно, и на выходной шине 20, соединенной с ним, отсутствует (фиг. 2м). Одновременно импульс дешифратора 5 устанавливает триггер 12 в единое состо ние или подтверждает его (фиг. 2и) и запускает формирователь 9, который формирует импульс требуемой длительности . Через блок 10 задержки со временем задержки t32 (гв-г0)(фиг 2к) импульс формировател  9 поступает на первый вход элемента И 11, открытого по второму входу уровнем логической .1 с выхода триггера 12. и на выходе элемента И 11, а следовательно, и на выходной шине 21 выдел етс  импульс (фиг. 2л). Наличие этого импульса указывает на то, что длительность входного импульса находитс  в пределе допуска по длительности сверху.

В момент сброса триггера 18 на входе сброса счетчика 3 вновь начинает действовать уровень логического О, устанавливающий счетчик 3 в нулевое состо ние, и устройство готово к анализу следующего импульса.

2. Длительность t2 входного импульса удовлетвор ет условию гв t2 гв+ Т (фиг. 2а), т.е. длительность анализируемого импульса превышает заданный диапазон допусков сверху. Возможное взаимное расположение входного и тактовых импульсов показано на фиг. 2а, б. Как и з предыдущем случае, нетрудно заметить, что при выбранном допущении гв ЮТ, 10-й тактовый импульс находитс  за пределами входного импульса и счетчик 3 не насчитает требуемое число импульсов.

В прототипе в данной ситуации входной импульс был бы проанализирован неверно .

В этом, как и в предыдущем случае, сработают триггеры 14, интегратор 16, компаратор 17, ключ 15 и триггер 18 (фиг. 2в, г, д, е). В результате этого на вход сброса счетчика 3 поступит импульс с длительностью t2 (фиг. 2е), равной длительности эходного импульса на шине 20. но прив занный к тактовым импульсам. В соответствующие моменты времени т ,т0 срабатывают дешифраторы 4, 5. сумматор 8 по модулю два и т.д. Затем, в момент времени Г0 (т.к. 10-й импульс уже находитс  в пре5 делах анализируемого импульса) сработает дешифратор 6 (н  временной диаграмме не показано), выходной импульс которого установит триггер 12 в нулевое состо ние (фиг. 2и), одновременно закроет элемент И

0 2 и импульсы генератора 1 на счетный вход счетчика 3 проходить не будут. В свою очередь , триггер 12 закрывает элемент И 11 и импульс формировател  9 на шину 21 не пройдет. Наличие на выходе триггера

5 12 и, следовательно, на шине 23 отрица- -ельного пересада напр жени  (фиг. 2и) указывает на то, что длительность анализируемого импульса превышает заданный диапазон допусков по длительности. Бло0 кировка элемента И 2 исключает веро тность ложного срабатывани  устройства при анализе импульсов, длительность которых кратна г0 .тн.

3 Длительность t3 входного импульса

5 удовлетвор ет условию тн Хз гн+ Т (фиг. а), т.е. длительность анализируемого импульса находитс  в диапазоне допусков снизу. При причинам, рассмотренным выше , в данной ситуации при анализе импуль0 са устройством, выбранным в качестве прототипа, было бы прин то ложное решение о TOM, что длительность импульса не соответствует заданным требовани м.

Благодар  прив зке анализируемого

5

импульса к тактовым импульсам в момент

времени гн срабатывает дешифратор 4 (фиг. 2е, ж), выходной импульс которого через врем  t3i поступит на первый вход сумматора 8. Поскольку длительность импульса

(- t3 г0. то импульс на выходе дешифратора 5 и. следовательно, на втором входе сумматора 8, будет отсутствовать, что соответствует уровню логического О. Сумматор 8 осуществл ет операцию логического сло$ жени  сигналов по правилу (1 + 0) 1, и на его выходе формируетс  импульс (фиг. 2м), указывающий на то, что длительность анализируемого импульса меньше номинальной , но находитс  в пределах допусков по

0 длительности снизу.

4. Длительность t4 импульса (на временной диаграмме не показано) удовлетвор ет условию . В этом случае счетчик 3 установитс  в нулевое состо ние

раньше, чем это необходимо дл  срабатывани  дешифраторов 4, 5. Сигналы на шинах 21, 22, 23 будут отсутствовать, указыва  на то, что длительность анализируемого импульса не соответствует заданным грзбово ни м.

Таким образом, в устройстве, в отличие от прототипа, исключаютс  возможности формировани  ложной информации о длительност х анализируемых импульсов, что повышает достоверность селекции

Claims (1)

1. Формула изобретени  Селектор импульсов по длительносш по авт, св. № 1403359, отличающийс  тем, что, с целью повышени  достоверности результатов селектиро/вани , в него еведе ны последовательно соединенные второй и

   0

   фсгии триаеры, включенные между выходом инвертора и входом сброса счетчика импульсов, ключ, резистор и последовательно соединенные интегратор и компаратор, причем второй пход компаратора соединен с общей шиной, а выход - с входом сброса третьего триггера, вход установки которого соединен с входом интегратора, выход которого череч резистор соединен с информаци- онным входом ключа, выход которого соединен с общей шиной, а управл ющий вход - с выходом инвертора, причем вход сброса второго триггера соединен с выходом генератора тактовых кмпульсоо

   20

   22

   23

   Фиг 1