SU851410A1 - Устройство дл контрол цифровыхОб'ЕКТОВ - Google Patents

Устройство дл контрол цифровыхОб'ЕКТОВ Download PDF

Info

Publication number
SU851410A1
SU851410A1 SU792845753A SU2845753A SU851410A1 SU 851410 A1 SU851410 A1 SU 851410A1 SU 792845753 A SU792845753 A SU 792845753A SU 2845753 A SU2845753 A SU 2845753A SU 851410 A1 SU851410 A1 SU 851410A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
inputs
control unit
control
Prior art date
Application number
SU792845753A
Other languages
English (en)
Inventor
Борис Иванович Акимов
Виктор Иванович Буров
Алевтина Петровна Горбунова
Борис Иванович Крыжановский
Original Assignee
Предприятие П/Я В-2655
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2655 filed Critical Предприятие П/Я В-2655
Priority to SU792845753A priority Critical patent/SU851410A1/ru
Application granted granted Critical
Publication of SU851410A1 publication Critical patent/SU851410A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ ОБЪЕКТОВ
1
Изобретение относитс  к вычислительной технике и может быть использовано дл  кодировани  логического состо ни  цифровых систем, их контрол  и поиска в них неисправных компонентов (соединительных элементов , микросхем, типовых элементов замены и модулей, устройств и подсистем и т.д.).
Известно устройство, преднаэна; ченное дл  обнаружени  неисправных модулей в цифровых системах, ймекицее общий с цифровым объектом генератор тактовой частоты и анализирун дее ограниченное, раз и навсегда выбранное число контрольных точек цифрового .объекта (выбранные точки жестко св заны со входом устройства) til,
Недостатками такого устройства  вл етс  невозможность использовани  его в наиболее широко распространенных асинхронных системг1Х, а также невозможность осуществл ть диагностику с точностью до типового элемента замены в цифровых объектах, построенных на элементной базе со средней и низкой степенью интеграции , диагностика которых требует анализа относительно болыдого и не
всегда предсказуемого числа контрольных точек.
Наиболее близким по технической сущности к предлагаемому  вл етс 
5 устройство, позвол ющее снимать двоичный сигнал с любого контакта цифрового объекта, построенного на элементной базе с любой степенью интеграции и осуществл ть диагностику
10 цифрового объекта с любой степенью диагностического разрешени  f 2 .
Однако это устройство может быть использоаано дл  кодировани , контрол  и диагностики только синхронных
15 цифровых объектов. А на практике широко распространены асинхронные цифровые объекты, к которым относитс  также большинство сложных цифровых систем. Любую асинхронную цифровую систему можно разбить на синхронные и асинхронные участки. При использовании вышеуказанного устройства дл  кодировани , контрол и диагностики каждого отдельного синхронного участка асинхронной системы необходимо его синхронизировать с данным синхронным- участком. Асин , хронные участки в синхронных цифровых системах составл ют главным
30 образом интерфейсные элементы (узлы, блоки и даже целые устройства обмена ) , работа которых тактируетс  несколькими генераторами. Эти участки не могут кодироватьс , контролироватьс  и диагностироватьс  устройством , в основе которого положен известный метод сигнатурного анализа Цель изобретени  - расширение экс плуатационных возможностей устройств путем обеспечени  возможности кодиро вани , контрол  и диагностики асинхронных цифровых систем. Поставленна  цель достигаетс  тем, что в устройство дл  контрол  цифровых объектов, содержащее регист сдвига, сумматор, блок управлени , блок индикации, пульт управлени , причем первый выход блока управлени  соединен с первым входом сумматора, выход которого соединен с первым входом регистра сдвига, второй выход блока управлени  соединен со вторым входом регистра сдвига, первый выход которого соединен со вторы входом сумматора, первый выход пульт управлени  соединен с третьим входом регистра сдвига и п тым входом блока управлени , введены первый коммутато счетчик, формирователь одиночного импульса, задающий генератор и второ коммутатор, причем первый и второй рходы счетчика соединены соответственно с первым выходом блока управле ни  и с первым выходом пульта управлени , первый выход счетчика соединен с первым входом первого коммута тора, второй и третий входы которого соединены соответственно со вторым выходом регистра сдвига и вторым вы ходом пульта управлени , а выход входом блока индикации, второй выхо счетчика соединен с первым входом второго коммутатора, второй вход ко рого соединен с третьим выходом пул та управлени , первый выход которог соединен со входом цифрового объекта , третий, четвертый, п тый и шестой входы второго коммутатора соеди нены с группой выходов цифрового объекта, а первый, второй, третий и четвертый выходы второго коммутатора соединены соответственно с пер вым, вторым, третьим и четвертым входами блока управленир, выход задснощего генератора соединен с седьмым и восьмым входом второго ко мутатора и с первым входом формиров тел  одиночного импульса, второй и третий входы которого соединены соотве -ственно с первым и четвертым выходами пульта управлени - а выход с дев тым входом второго коммутатора . Поставленна  цель достигаетс  также тем, что блок управлени  содержит Усилители, триггеры и элементы И, при этом входы каждого три гера  вл ютс  входами блока управлени , выход первого и второго усилител  подключены к первым входам соответствующего элемента И, вторые входы которых объединены и подключены к выходу триггера, входы которого подключены к соответствующим выходам второго и третьего усилителей , п-й вход триггера  вл етс  входом блока управлени , выходы элементов И  вл ютс  выходами блока управлени . На фиг. 1 представлена блок-схема устройства кодировани , контрол  и диагностики цифровых систем; на фиг. 2 и 3 - примеры реализации блока управлени  и пульта управлени  соответственно. Предлагаемое устройство содержит .регистр 1 сдвига, сумматор 2, блок 3 управлени , блок 4 индикации, пульт 5 управлени , первый коммутатор б, счетчик 7 и второй коммутатор 8. Кроме того, устройство содержит формирователь 9 одиночного импульса и задакиций генератор 10. Цифровой объект 11 не входит в состав устройства и приводитс  лишь дл  по снени  работы устройства. Блок 3 управлени  предназначен дл  приема, усилени  и формировани  управл ющих сигналов и входной динамической последовательности. В соответствии с назначением блок 3 управлени  содержит четыре несв занных уси.лител  12-15, триггер 16,выход которого соединен со входами элементов И 17 и 18, а на их входы через усилители 14 и 15 подаютс  управл ющие сигналы Старт 19 и Стоп -20. При получении сигнала Старт 19 триггер 16 открывает элементы И 17 и 18, п)ри получении сигнала Стоп 20 закрывает. Через элемент И 17 проходит входна  динс1мическа  последовательность 21, а через элемент И 18 - управл ющие сигналы.Синхронизаци  22. Триггер 16 имеет вход 23 установки в ноль. Элемент И 17 пропускает динамическую последовательность 21 через выход 24 на выход блока 3 управлени  на интервале времени , который начинаетс  по сигналу Старт 19 и заканчиваетс  по сигналу Стоп 20. Элемент И 18 пропускает на том же интервале времени сигналы Синхронизаци  22 через выход 25 на второй выход блока 3 управлени , представл ющие собой тактирующие управл ющие импульсы , совпадающие по частоте и фазе с сигналами Синхронизаци  22. Пульт 5 управлени  представл ет собой обычную ключевую схему, состо щую из четырех независимых ключей 26-29. При замыкании Кс1ждого из ключей вместо управл ющего потенциала логического нул  30 на соответствующие выходы 31-34 пульта 5 управлени  выдаетс  управл ющий.потенциал логической единицы 35. Клюси 26 и 29 выполн ютс  без фиксации положени  выдачи потенциала логической единицы, а ключи 27 и 28 - с фиксацией таковог.
Блок 4 индикации предназначен дл . дешифрации двоичного кода, полу«аемого (как результат преобразовани  входной динамической последовательности ) на регистре сдвига 1 или счетчике 7 в семисегментный дес тичный кед, удобный дл  визуального восп)и ти  человеком. В соответствии с назначением блок 4 индикации содержит дешифратор, на вход которого поступает двоичный код и семисегментные светодиоды, св занные по входу с выходом дешифратора. Вместо семисегментныхсветодиодов могут быть использованы другие индикационные элементы, например-декатроны и др.
Первый коммутатор б представл ет собой типовой блок коммутации на два положени , п направлений и с управл ющим входом, где п - любое число . .
Счетчик 7 представл ет собой типовой п-разр дннй счетчик импульсов, второй коммутатор 8 - типовой коммутатор на два положени , четыре направлени  с управл ющим входом.
Формирователь 9. одиночного импуль са представл ет собой типовой элемент , формирующий на своем выходе из непрерывной последовательности импульсов только один импульс, совпадащий с подачей на вход формировател  9 сигнала, разрешающего выработку одиночного импульса.
Задающий генератор 10-представл ет собой типовой кварцевый генератор , вырабатывающий непрерывную последовательность стандартных импульсов , удовлетвор ющих требовани м по амплитуде и крутизне фронтов как дл  самого устройства, так и дл  цифрового объекта 11 и с частотой следовани  не ниже граничной частоты следовани  импульсов в цифровом объекте 11 и не выше граничной частоты следовани  импульсов, определенно дл  элементной базы устройства.
Кодирование логического состо ни  асинхронного цифрового объекта 11 осуществл етс  путем преобразовани . двоичных сигналов, снимаемых с характерных точек цифрового объекта, двум  способами: сигнатурным анализо ( дл  синхронных участков- асинхронtioro цифрового объекта 11) и переходным счетом (дл  асинхронных участков асинхронного цифрового объекта 11).
Преобразование (кодирование) двоичных сигналов способом сигнатурн го. анализа осуществл етс  следующим образом.
Третий, четвертый и п тый входы второго коммутатора 8 соедин ютс  с заранее определенными и посто нными дл  данного синхронного участка выходами (в дачном случае первый, второй и третий выходы-цифрового объекта). Шестой вход второго коммутатора 8 соедин етс  при помощи автощупа или ручного щупа, снабженного иглой, с выбранной точкой анализируемого синхронного участка (в данном случае четвертый выход цифрового объекта 11).
На пульте 5 управлени  делаютс  установки, обеспечивгшмцие выдачу с его второго выхода 32 управл ющего сигнала 30 на третий вход первого коммутатора 6, с третьего выхода 33 управл ющего сигнала 3D на второй вход второго коммутатора 8 и с его первого выхода 31 .сигнала установки в-ноль 35 самого устройства и цифрового объекта 11. Управл ющий сигнал 30 со второго выхода: 32 пульта 5 управлени  .обеспечивает- прохождение п-разр дного кода со второго входа первого коммутатора б на его выход. Управл ющий сигнал 30 с третьего выхода 33 пульта 5 управлени  обеспечивает коммутацию третьего, четвертого, п того и шестого входов второго коммутатора -8 с его первым, вторым, третьим и четвертым выходами. СигнсШ установки в ноль 35 с первого выхода 31 пульта 5 управлени  разрешает начало стиму л ции цифрового объекта 11. Средства стимул ции могут быть как внутренними , встроенными в цифровой объект, так и внешними.
Указанный сигнал установки в ноль и начале стимул ции цифрового объекта 11  вл етс  сигналом дистанционного управлени  цифровым объектом 11 Это наиболее удобный вариант управлени  объектом 11. Возможен и другой вариант: управление непосредственно с пульта самого объекта. Кроме того, дл  комбинационных цифровых объектов 11 необходимость в установке их исходного состо ни  отпадает.
В результате возбуждени  цифровог объекта 11 в его выбранной точке во времени разворачиваетс  совершенно определенный, соотвётствущий стимули:рующему возбуждению, динамический процесс - двоична  последовательност котора  поступает на шестой вход второго коммутатора 8 и затем на четвертый вход 21 блока 3 управлени . На первый, второй и третий входы блока 3 управлени  с соответствующих выходов второго коммутатора 8 поступают также от цифрового объекта 11 управл ющие сигналы Стоп 20, Старт 19 и Синхронизаци  22. В блоке 3 управлени  снимаема  с выбранной точки цифрового объекта 11 двоична  последовательность усиливаетс , формируетс  и ограничиваетс  сигналами Старт 19, Стоп 20, а затем с первого выхох1а 24 блока 3
управлени  поступает на первый вход сумматора 2, где суммируетс  по модулю два со значени ми разр дов сдвигового регистра 1, поступающих с его первого выхода на второй вход сумматора 2, По тактирующим управл ющим импульсам 25, поступающим на второй |ВХОд регистра 1 сдвига со второго выхода блока 3 управлени , содержимо регистра 1 сдвига сдвигаетс  по каждому импульсу на один разр д от младших .разр дов к старшим, и при этом JB младший разр д регистра 1 сдвига записываетс  результат суммировани , поступающий с выхода сумматора 2 на первый вход регистра 1 сдвига. Со второго выхода 25 блока 3 управлени  тактирующие управл ющие импульсы выдаютс  только в интервале времени меду импульсами Старт 19 и стоп 20 определ ющими интервал преобразовани двоичной последовательности.
Таким образом, по концу интервала преобразовани  прекращаетс  прием информации в регистр 1 сдвига с вы .хода сумматора 2 и сдвиги информации в нем. Содержимое регистра 1 сдвига результат преобразовани  двоичной последовательности - через его второ выход передаетс  на второй вход первого коммутатора б и далее через его выход на блок 4 индикации, осуществл ющий преобразование двоичного кода в дес тичный и высвечивание Последнего ключевого слова.
Преобразование двоичных сигналов способом переходного счета осуществл етс  следующим образом.
Четвертый и шестой входы второго коммутатора 8 соедин ютс  с четвертым выходом цифрового объекта 11. Управл ющие сигналы Стоп и Синхронизаци  в данном случае не используютс . На пульте 5 управлени  делаютс  установки, в результате которых управл ющий сигнал 35 с его второго выхода 32 обеспечивает прохождение п-разр дного кода с первого входа первого коммутатора б на его выход. Управл ющий сигнал 30 с третьего выхода 33 пульта 5 управлени  на второй вход второго коммутатора 8 обеспечивает коммутацию третьего , четвертого, п тог9 и шестого входов второго коммутатора 8 с его первым, вторым, третьим и четвертым выходами. Сигнал установки в ноль 35 с первого выхода 31 пульта 5 управлени , устанавливающий в ноль уст йство и цифровой объект 11, разрешает начало стимул ции последнего .
В результате возбуждени  цифровог объекта 11 в его выбранной точке во времени разворачиваетс  совершенно определенный, соответствующий стимулирующему возбуждению, динамический процесс. Соответствующа  двоична  последовательность поступает на шеетой вход второго коммутатора 8 и затем на четвертый вход 21 блока 3 управлени  дл  его усилени  и формировани . Далее с первого выхода 24 блока 3 управлени  импульсы двоичной последовательности поступают на первый вход счетчика 7, определ ющего число переходов двоичной последовательности от нул  к единице или от единицы к нулю или и то и другое. Счет переходов сигналов осуществл етс  на интервале стимул ции, имеющем начгило и конец. Содержимое счетчика 7 (результат преобразовани  двоичной последовательности) через его первый выход передаетс  на первый вход первого коммутатора б и далее через его выход на блок 4 индикации , осуществл ющий преобразование двоичного кода в дес тичный и высвечивание ключевого слова.
Аналогичным образом могут быть .получены ключевые слова дл  всего перечн  характерных точек цифрового объекта 11, необходимых дл  его контрол  и диагностики. Эталонные ключевые слова получаютс  на этс1 1онном цифровом объекте 11 и фиксируютс  либо на соответствующей схеме, либо на специальной графе или в таблице, либо непосредственно возле контактов цифрового объекта 11. Контроль цифрового объекта, а также поиск неисправных компоненгЪв в нем осуществл етс  путем описанного выше процесса кодировани  динамики работы цифрового объекта и сравнени  реальных ключевых слов с эталонными. Неисправный компонент цифрового обьекта 11 имеет на своем входе реальные ключевые слова, совпадающие с эталонными , на выходе - реальные ключевые слова, не совпадающие с эталонными.

Claims (2)

  1. Дл  более.эффективного использовани  устройства в цел х кодировани , контрол  и диагностики асинхронных цифровых систем используетс  режим его оперативного самоконтрол . Процесс автономного контрол  предлагаемого устройства заключаетс  в следующем . На пульте 5 управлени  делаютс  установки, в резуог тате которых управл ющий сигнал 30 с его второго выхода 32 обеспечивает прохождение п-разр дного кода со второг входа первого коммутатора 6 на его выход, управл ющий сигнал 35 с третьего выхода 33 пульта 5 управлени  обеспечивает коммутацию первого, дев того, седьмого и восьмого входов второго коммутатора 8 с его первым, вторым, третьим и четвертым выходами . Все входные сигналы устройства Стоп, Старт, Синхронизаци  и двоична  последовательность вырабатываютс  самим устройством и подаютс  соответственно на первый дев тый, седьмой и восьмой входы второго коммутатора 8 в следующей очере ности. С выхода задающего генератора 10 непрерывна  последовательность импульсов подаетс  на седьмой и восьмо входы второго коммутатора 8 и далее через его третий и четвертый выходы на третий 22 и четвертый 21 входы блока 3 управлени . Однако до момента выработки сигнала Старт двои 1ные сигналы на первом 24 и втором 25 выходах блока 3 управлени  отсутствуйт .На пульте 5 управлени  делают с  установки, в результате которых управл ющий сигнал 35 с его первого выхода 31 выдаетс  на третий вх регистра 1 сдвига, на второй вход счетчика 7, на второй вход формировател  9одиночного импульса, на п тый вход 23 блока 3 управлени  и на выход цифрового объекта 11, чем обеспечиваетс  установка в ноль устройства и цифрового объекта 11. Управл ющий сигнал с четвертого выхода 34 пульта 5 управлени  въедает с  на третий вход формировател  9 од ночного импульса и разрешает формиро ванне одиночного импульса. Повторна  подача сигнала на третий вход формировател  9 не приводит к выработке одиночного импульса, пока формирователь 9 не будет установлен, в исходное состо ние сигналом установки в ноль. При этом с выхода формировате- .л  9 одиночный импульс поступает в качестве сигнала Старт на дев тый вход второго коммутатора 8 и далее с его второго выхода на второй вход 19 блока 3 управлени . По сигналу Старт 19 в блоке 3 управлени размещаютс  сигналы, поступившие в качестве сигналов Синхронизаци  22 и Двоична  последовательность 21, и выдаютс  со второго 25 и первого 24 выходов блока 3 управлени  на второй вход регистра 1 сдвига и на первые входы сумматора 2 и счетчика 7 соответственно, на которых осуществл ютс  параллельно преобразовани  двоичной последовательности способом сигнатурного анализа и методом переходного счета, как описано выше. При переполнении счетчика 1 с его второго выхода выдаетс  сигнал переполнени , поступающий на первый вход второго коммутатора 8 в качестве сиг нала Стоп и далее через его первый выход на первый вход 20 блока 3 управлени , осуществл ющий разрещени В блоке 3 управлени  сигналов Синхр низаци  22 и Двоична  последовательность 21. При этом прекращаетс  преобразование двоичной последовательности на сдвиговом регистре 1 и счетчике 7, и на блоке 4 индикации высвечиваетс  ключевое.слово, соответствующее логическому состо нию устройства При совпадении получанного ключевого слова с эталонным с веро тностью пор дка 0,99 устройство исправно и может быть использовано дл  кодировани , контрол  и диагностики цифровых объектов. При несовпадении полученного ключевого слова с эталонным устройство неисправно и должно быть восстановлено. Предлагаема  структура устройства расшир ет его эксплуатационные возможности позвол ет использовать в режиме оперативного самоконтрол ,что повышает степень готовности устройства к работе. Предлагаемое устройство позвол ет кодировать логическое состо ние, осуществл ть эффективный контроль и диагностику синхронных и асинхронных участков асинхронных цифровых объектов, а также кодировать, контролировать и диагностировать синхронные цифровые объекты комбинированным способом, т.е. при одновременном ис пользовании ключевых слов, полученных способом переходного счета и способом сигнатурного анализа, дл  каждой точки объекта. Формула изобретени  Устройство дл  контрол  цифровых объектов, содержащее регистр сдвига, сумматор, блок управлени , блок индикации, пульт управлени , причем Первый выход блока управлени  соединен с первым входом сумматора, выход которого соединен с первым входом -регистра сдвига, второй выход блока. управлени  соединен со вторым входом регистра сдвига, первый выход которого соединен со вторым входом сумматора, первый выход пульта управлени  соединен с третьим входом регистра сдвига и п тым входом блока управлени , отличающеес  тем, что, с целью расширени  эксплуатационных возможностей устройства за счет обеспечени  возможности контрол  асинхронных цифровых систем, устройство содержит первый коммутатор , счетчик, формирователь одиночного импульса, задающий генератор и второй коммутатор, причем первый и второй входы счетчика соединены соответственно с первым выходом блока управлени  и с первым выходом пульта управлени j первый выход сче1чика соединен с первым входом первого коммутатора/ второй и третий входы которого соединены соответственно со вторым выходом регистра сдвига и вторым выходом пульта управлени , а выход - во входом блока индикации, второй выход счетчика соеинен с первым входом второго коммутатора , второй вход- которого соедиен с третьим выходом пульта управени , первый выход которого соедийен со входом цифрового объекта, третий, четвертый, п тый и шестой входы второго коммутатора соединены с группой выходов ЦИФР9ВОГО объекта , а первый, второй, третий и четвертый выходы второго коммутатора соедшгены соответственно с первым, вторым, третьим и четвертым входами, блока управлени , выход задакадего генератора соединен с седьмым и восьмым входом второго укоммутатора и с первым входом формировател  одиночного импульса, второй и третий входы которого соединены соответственно с первым и четвертым выходами пульта управлени , а выход - с дев тым входом второго коммутатора.
  2. 2. Устройство по П.1, о т л ичающеес  тем, что блок управлени  содержит усилители, триггеры .и элементы И, при этом входы ка шого усилител   вл ютс  входами блока, управлени , выход первого и второго усилител  подключены к первым входам соответствующего элемента И, вторые входы которых объединены и подключены к выходу триггера, входы которого подключены к соответствующим выходам второго и третьего усилителей, п-й вход триггера  вл етс  входом блока управлени , выходы элементов И  вл ютс  выходами блока, управлени .
    Источники информации, прин тые во внимание при экспертизе
    1.Патент США 3573751, 5 кл. 340-1725, опублик. 1971.
    2.Патент США, 3976864,
    кл. 235-153, опублик. 1976 (прототип)
    4r.J
    3
SU792845753A 1979-11-29 1979-11-29 Устройство дл контрол цифровыхОб'ЕКТОВ SU851410A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792845753A SU851410A1 (ru) 1979-11-29 1979-11-29 Устройство дл контрол цифровыхОб'ЕКТОВ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792845753A SU851410A1 (ru) 1979-11-29 1979-11-29 Устройство дл контрол цифровыхОб'ЕКТОВ

Publications (1)

Publication Number Publication Date
SU851410A1 true SU851410A1 (ru) 1981-07-30

Family

ID=20861876

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792845753A SU851410A1 (ru) 1979-11-29 1979-11-29 Устройство дл контрол цифровыхОб'ЕКТОВ

Country Status (1)

Country Link
SU (1) SU851410A1 (ru)

Similar Documents

Publication Publication Date Title
EP0305036A2 (en) Pseudorandom word sequence synchronizer
EP0102150B1 (en) Data processing system with diagnosis function
US4295220A (en) Clock check circuits using delayed signals
SU851410A1 (ru) Устройство дл контрол цифровыхОб'ЕКТОВ
JP2846428B2 (ja) 論理比較回路
SU1096658A1 (ru) Цифрова контрольно-измерительна система
RU2071104C1 (ru) Устройство цифрового преобразования интервалов времени
JPH0351104B2 (ru)
SU1059576A1 (ru) Устройство дл контрол цифровых узлов
SU1020836A1 (ru) Устройство дл определени гистограммы
SU619923A1 (ru) Устройство дл определени фазы псевдослучайного сигнала
SU1481767A1 (ru) Анализатор сигнатур с квазисинхронизацией
SU1410037A1 (ru) Устройство дл контрол логических блоков
US3588883A (en) Encoder/decoder system for a rapidly synchronizable binary code
KR0181401B1 (ko) 클록오류검출 및 선택회로
SU1390804A1 (ru) Устройство контрол характеристик линии передачи информации
RU2279184C2 (ru) Устройство для детектирования ошибок
SU978370A2 (ru) Устройство дл определени достоверности передачи бинарной информации
SU1746393A1 (ru) Устройство дл обучени операторов
SU884105A1 (ru) Временной преобразователь интервала времени
SU1234851A1 (ru) Многоканальное устройство дл обработки первичной информации
SU1381419A1 (ru) Цифровой измеритель длительности временных интервалов
SU1751859A1 (ru) Многоканальный преобразователь последовательного кода в параллельный
SU1100708A1 (ru) Устройство дл контрол исправности систем импульсно-фазового управлени преобразователей
SU1159061A2 (ru) Устройство цифровой магнитной записи