SU1180900A1 - Устройство дл контрол состо ни цифровых объектов - Google Patents
Устройство дл контрол состо ни цифровых объектов Download PDFInfo
- Publication number
- SU1180900A1 SU1180900A1 SU833644691A SU3644691A SU1180900A1 SU 1180900 A1 SU1180900 A1 SU 1180900A1 SU 833644691 A SU833644691 A SU 833644691A SU 3644691 A SU3644691 A SU 3644691A SU 1180900 A1 SU1180900 A1 SU 1180900A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- input
- output
- control unit
- counter
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СОСТОЯНИЯ ЦИФРОВЫХ ОБЪЕКТОВ, содержащее регистр сдвига, сумматор по модулю два, блок управлени , блок индикации , коммутатор, причем вход сброса устройства соединен с одноименными входами блока управлени и регистра сдвига, входы начала и конца последовательности , вход тактовых импульсов и вход контролируемо последовательности блока управлени вл ютс одноименными входами устройства, выход импульсов сдвига блока управлени соединен с тактовым входом регистра сдвига, вход последовательного занесени которого соединен с выходом сумматора по модулю два, первый и второй входы которого соединены с выходом последнего разр да регистра сдвига и выходом данных блока управлени , группа входов сумматора по модулю два соединена с группой выходов коммутатора, выходы регистра сдвига с первого по предпоследний соединены с соответствующими входами группы входов блока индикации и соответствующими информационными входами коммутатора, вход последнего разр да блока индикации соединен с выходом последнего разр да регистра сдвига , отличающеес тем, что, с целью повышени достоверности контрол , в него введен счетчик, вход сброса которого соединен с одноименным входом устройства, счетный вход счетчика соединен с выходом счетных импульсов блока управлени , выходы счетчика соединены с соответствующими управл ющими входами когмутатора, причем блок управлени содержит пер§ вый, второй, третий и четвертый усилители , триггер, первый и второй сл элементы И, счетчик, причем входы первого , второго, третьего и четвертого усилителей вл ютс соответственно входом контролируемой последовательности , входом тактовых импульсов , входами начала и конца последовательности блока, вход сброса счет00 чика вл етс входом начальной усо со тановки блока управлени , выходы первого и второго усилителей соединены с первыми входами первого и второго элементов И, вторые входы которых соединены с пр мым выходом триггера, установочный и сбросовый входы которого соединены соответственно с выходами третьего и четвертого усилителей, выход первого элемента И вл етс выходом данных блока управлени , выход второго элемента И соединен со счетным входом счетчика, выход переноса которого вл етс выходом счетных импульсов блока управлени .
Description
Изобретение относитс к вычислительной технике и может быть исполь зовано дл кодировани логического состо ни цифровых объектов с целью их дальнейшего контрол и диагностировани . изобретени вл етс повышение достоверности контрол . На фиг. 1 приведена функциональна схема устройства; на фиг. 2 функциональна схема блока управлени . Устройство содержит регистр 1 сдвига, сумматор по модулю два 2, блок 3 управлени , блок 4 индикации коммутатор 5 и счетчик 6, контролируемгэш цифровой объект 7 (в состав устройства не входит, и приведен в схеме лишь дл по снени ее работы ) . Соединение второго входа сумматора 2 с первым выходом регистра сдвига необходимо дл пр мой св зи выхода старшего разр да регистра 1 сдвига с входом сумматора 2, мину коммутатор 5. Блок 3 управлени предназначен дл приема, усилени и формировани управл ющих сигналов и входной двоичной динамической последователь ности. Блок 3 управлени содержит четыре несв занных усилител 8-11, триггер 12, к выходу которого подключены два управл емых элемента И 13 и 14, а на входы которого через усилител 10 и 11 подаютс соот ветственно управл ющие сигналы Старт 15 и Стоп 16, а также счетчик 17, счетный вход которого + подключен к вйгходу управл емого элемента И 14, а вход сброса Р - к входу 20 блока 3 управлени вл ющемус п тым входом блока 3 управлени . При получении сигнала Старт 15 триггер 12 открывает управл емые элементы И 13 и 14, а . при получении сигнала Стоп 16 закрывает . Через элемент И 13 проходмт входна динамическа последователь ность 18, а через элемент И 14 синхросигналы 19. Открытый элемент И 13 пропускает динамическую после довательность 18 через линию 21 на третий выход блока 3 управлени на интервале времени, который начинаетс по сигналу Старт 15 и закан чиваетс по сигналу Стоп 16. Отк тый элемент И 14 пропускает на то же интервале времени синхросигналы 19 через линию 22 на второй вход блока 3 управлени . Счетчик 17 подсчитывает количество синхросигналов, снимаемых с вькода элемента И 14, и через каждый 2 - 1 тактов работы выдает сигнал переполнени Р, поступающий по личин 23 на первый выход блока 3 управлени , который подключен к счетному входу + счетчика 6. Блок 4 индикации предназначен дл преобразовани двоичного кода, поступающего с выходов разр дов регистра 1сдвига, в семисегментный шестнадцатиричный код, удобный дл визуального воспри ти оператором. Блок 4 индикации содержит преобразователь . двоичного кода в семисегментный шестнадцатиричный код и семисегментную светодиодную матрицу, св занную по входу с выходом указанного преобразовател . Устройство работает следующим образом . Представим входную двоичную последовательность Z в виде суммы по модулю два эталонной последовательности X и последовательности ошибок У, т.е. . Из свойств регистр сдвига с линейными обратными св з ми, вид которых определ етс используемым примитивным полиномом, следует, что кратные ошибки с периодом следовани , равным , вл ютс необнаруживаемыми, т.е. последовательность Z будет восприн та как правильна , если период повторени кратных ошибок в У равен 2-1. Этот факт особенно важен при кодировании логического состо ни цифровых объектов, когда на основе полученной информации суд т о работоспособности цифрового блока, ТЭЗа или. элемента, так как может привести к ошибочной оценке. Чтобы исключить подобные ошибки, необходимо измен ть вид обратных св зей (вид используемого примитивного полинома) через каждые 2 -1 тактов работы устройства. Это можно сделать при помощи коммутатора , управл емого счетчиком, состо ние которого измен етс через тактов работы устройства, причем каждому состо нию счетчика однозначно соответствует определенный вид обратных св зей регистра сдвига. |.ciM--t r;nfip ni) rai.moi r.) кишчовун) схему, коммутирующук под AeficTBiieM управл ющих сигналов, поступающих с Р разр дов счетчика, п и т- 1 входных линий (выход старше го разр да регистра сдвига напр мую соединен с входом сумматора в соответствии с условием физической реализации цепи обратной св зи) на выходных . Вид коммутируемой цепи обратной св зи на некотором такте работы устройства определ етс видом выбранного примитивного полинома на этом такте. Разр дность счетчика 1 находитс по формуле Р ,,(27) , где ent - функци вычислени наибольшего целого. Кодирование технического состо ни объекта 7 контрол осуществл ет с путем сжати в регистре 1 сдвига с обратными св з ми последовательности двоичных сигналов, снимаемых с характерных точек объекта 7 контрол . Процесс сжати последовательност двоичных сигналов в некоторой харак терной точке объекта 7 контрол из конечного множества таких точек про исходит следующим образом. Второй, третий и четвертый входы блока 3 уп равлени соедин ютс соответственно с вторым, третьим и четвертым выходами объекта 7 контрол , предназначенными дл выдачи в устройство управл ющих сигналов Старт 15 и Стоп 16 и сигнала Синхронизаци 19. Первый вход блока 3 управлени соедин етс с помощью щупа с первым выходом объекта 7 контрол . На п тый вход блока 3 управлени , на вход объекта 7 контрол , на третий вход регистра 1 сдвига и на вход сброса R счетчика 6 подаетс сигнал установки их в ноль, разрешающий затем начало стимул ции объекта 7 контрол , котора производит с с помощью встроенного в объект 7 контрол стимул тора, например генератора псевдослучайных последов тельностей. Счетчик 6 устанавливаетс в начальное (нулевое) состо ние, которо му соответствует определенное состо ние коммутатора 5, коммутирующего обратную св Е регистра сдвига п соответствии с видом некоторого примитивного полинома. В результате возбуждени объекта 7 контрол и в его выбранной характерной точке во времени разворачиваетс определенный, соответствующий стимулирующему воздействию, динамический процесс - двоична последовательность сигналов объекта 7 контрол , котора поступает на первый вход блока 3 управлени . В блоке 3 управлени эта двоична динамическа последовательность усиливаетс , формируетс и ограничиваетс сигналами Старт 15 и Стоп 16, а затем с второго выхода 21 блока 3 управлени поступает на первый вход сумматора 2, где суммируетс по модулю два со значени ми выбранных разр дов регистра 1 сдвига, поступающих непосредственно на второй вход сумматора 2 и через коммутатор 5 - на его группу входов. По тактирующим импульсам, поступающим на второй вход регистра 1 сдвига с второго выхода 22 блока 3 управлени , содержимое регистра сдвигаетс по каждому импульсу на один разр д от младших разр дов к старшим и при этом в младший разр д регистра 1 сдвига записываетс результат суммировани , поступающий с выхода сумматора 2 на первый вход регистра 1 сдвига. Тактирующие импульсы с выхода элемента И 14 блока 3 управлени поступают также на счетный вход + счетчика 17. Через каждый 2 -1 импульсов сигнал переполнени Р счетчика 17 передаетс по линии 23 на первый выход блока 3 управлени , откуда поступает на счетньй вход + счетчика 6. Под действием данного сигнала счетчик 6 переходит в следующее состо ние . По группе выходов счетчика 6 код этого состо ни поступает на первую группу входов коммутатора 5, который переключает обратную св зь регистра сдвига в соответствии с видом следующего примитивного полинома . Интервал кодировани двоичной последовательности определ етс интервалом времени между импульсами Старт 15 и Стоп 16, поступающими от стимул тора, встроенного в объект 7 контрол . По окончании интервала кодировани прекращаетс прием информацнн в регистр 1 сдвига и прекраща ютс сдвиги информации. Содержимое регистра 1 сдвига - результат сжати двоичной последовательности - поступает по группе выходов регистра 1 сдвига на блок 4 индикации, где индицируетс ключевое слово.
Аналогичным образом могут быть получены ключевые слова дл всего множества характерных точек объекта 7 контрол , необходимых дл его контрол ,и диагностировани .Эталонные ключевые слова снимаютс в характерных точках исправного объекта 7 контрол и фиксируютс либо на соответствующей схеме, либо на специальной графе или в таблице, либо непосредственно возле контактов объекта 7 контрол . Проверка испрадности объекта 7 контрол , а также поиск неисправного элемента в нем осуществл етс с помощью предлагаемого устройства путем описанного процесса кодировани динамики работы объекта 7 контрол и сравнени реальных ключевых слов с эталонными. Неисправный элемент имеет на своем входе ключевые слова, совпадающие с эталонными, а на выходе - слова, не совпадающие.
Использование предлагаемого устройства позвол ет повысить достоверность контрол за счет возможности обнаружени кратных ошибок с периодом повторени 2 -1. Кроме того, предлагаемое устройство позвол ет существенно сократить число ручных операций по сравнению с известным,
тем самым уменьшить веро тность
ошибочных действий оператора и увеличить быстродействие.
fpi/e.f
18
19
13
2
1Z
Claims (1)
- УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СОСТОЯНИЯ ЦИФРОВЫХ ОБЪЕКТОВ, содержащее регистр сдвига, сумматор по модулю два, блок управления, блок индикации, коммутатор, причем вход сброса устройства соединен с одноименными входами блока управления и регистра сдвига, входы начала и конца последовательности, вход тактовых импульсов и вход контролируемой последовательности блока управления являются одноименными входами устройства, выход импульсов сдвига блока управления соединен с тактовым входом регистра сдвига, вход последовательного занесения которого соединен с выходом сумматора по модулю два, первый и второй входы которого соединены с выходом последнего разряда регистра сдвига и выходом данных блока управления, группа входов сумматора по модулю два соединена с группой выходов коммутатора, выходы регистра сдвига с первого по предпоследний соединены с соответствующими входами группы входов блока индикации и соот- ветствующими информационными входами коммутатора, вход последнего разряда блока индикации соединен с выходом последнего разряда регистра сдвига, отличающееся тем, что, с целью повышения достоверности контроля, в него введен счетчик, вход сброса которого соединен с одноименным входом устройства, счетный вход счетчика соединен с выходом счетных импульсов блока управления, выходы счетчика соединены с соответствующими управляющими входами коммутатора, причем блок управления содержит первый, второй, третий и четвертый уси- 59 лители, триггер, первый и второй элементы И, счетчик, причем входы первого, второго, третьего и четвертого усилителей являются соответственно входом контролируемой последовательности, входом тактовых импульсов, входами начала и конца последовательности блока, вход сброса счетчика является входом начальной установки блока управления, выходы первого и второго усилителей соединены с первыми входами первого и второго элементов И, вторые входы которых соединены с прямым выходом триггера, установочный и сбросовый входы которого соединены соответственно с выходами третьего и четвертого усилителей, выход первого элемента И является выходом данных блока управления, выход второго элемента И соединен со счетным входом счетчика, выход переноса которого является выходом счетных импульсов блока управления.0060811 ns
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833644691A SU1180900A1 (ru) | 1983-09-23 | 1983-09-23 | Устройство дл контрол состо ни цифровых объектов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833644691A SU1180900A1 (ru) | 1983-09-23 | 1983-09-23 | Устройство дл контрол состо ни цифровых объектов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1180900A1 true SU1180900A1 (ru) | 1985-09-23 |
Family
ID=21082683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833644691A SU1180900A1 (ru) | 1983-09-23 | 1983-09-23 | Устройство дл контрол состо ни цифровых объектов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1180900A1 (ru) |
-
1983
- 1983-09-23 SU SU833644691A patent/SU1180900A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент US № 3976864, кл. 235-153, опублик. 1976. Frohwerk R.A. Signature analysis а new digital field service method. Itev 7lett-Packard Jaurnal, 1977, may, 28, № 9, p. 2-8. Авторское свидетельство СССР № 913385, кл. G06 F 11/16, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5446683A (en) | Methods and apparatus for generating pseudo-random binary patterns | |
SU1180900A1 (ru) | Устройство дл контрол состо ни цифровых объектов | |
JPH0644854A (ja) | スイッチの監視方法及び装置 | |
SU698145A1 (ru) | Устройство синхронизации псевдослучайной последовательности | |
SU1163744A1 (ru) | Устройство дл кодировани и декодировани сообщений | |
SU1010717A1 (ru) | Генератор псевдослучайных последовательностей | |
SU1540022A2 (ru) | Устройство дл автоматического переключени телеграфных каналов св зи | |
SU1179409A1 (ru) | Устройство дл спорадической передачи телесигнализации | |
SU1035812A1 (ru) | Устройство контрол линейного тракта цифровой системы передачи | |
SU924901A1 (ru) | Устройство дл передачи дискретной информации | |
SU1408538A1 (ru) | Устройство дл контрол качества дискретного канала св зи | |
SU1225022A1 (ru) | Устройство дл контрол качества дискретного канала св зи | |
SU328469A1 (ru) | УСТРОЙСТВО дл АНАЛИЗА ПСЕВДОСЛУЧАЙНЫХ ТЕСТОВЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ | |
SU1185486A1 (ru) | Устройство дл контрол системы управлени вентильным преобразователем | |
SU409394A1 (ru) | Устройство проверки тракта системы связи с импульсно-кодовой модуляцией | |
SU1383508A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU1062623A1 (ru) | Устройство дл контрол импульсов | |
SU980116A1 (ru) | Устройство дл передачи кодоимпульсной информации | |
SU1449988A1 (ru) | Устройство дл испытани электронных схем | |
SU1434437A1 (ru) | Сигнатурный анализатор | |
SU1231504A1 (ru) | Устройство дл контрол логических блоков | |
SU1191911A1 (ru) | Устройство дл контрол цифровых узлов | |
SU118656A1 (ru) | Устройство дл кодировани напр жени | |
SU1101825A1 (ru) | Устройство дл контрол логических блоков | |
SU1298750A1 (ru) | Устройство дл обнаружени сост заний в синхронизируемых дискретных блоках |