SU1035812A1 - Устройство контрол линейного тракта цифровой системы передачи - Google Patents
Устройство контрол линейного тракта цифровой системы передачи Download PDFInfo
- Publication number
- SU1035812A1 SU1035812A1 SU813296324A SU3296324A SU1035812A1 SU 1035812 A1 SU1035812 A1 SU 1035812A1 SU 813296324 A SU813296324 A SU 813296324A SU 3296324 A SU3296324 A SU 3296324A SU 1035812 A1 SU1035812 A1 SU 1035812A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- pulse
- unit
- generator
- Prior art date
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
Description
Изобретение относитс к многоканал ной электросв зи и может найти применение при построении цифровых систем передачи дл сетей сельской св зи. Известно устройство контрол ли-; нейного тракта цифровой системы передачи (цеп ), содержащее промежуточную и оконечную станцию, линию контрольного сигнала и оконечный пункт, выходы которых подключены к входам блока сравнени С Однако указанное имеет недостаточно высокую достоверность контрол линейного тракта. Наиболее близким к предлагаемому по технической сущности вл етс устройство контрол линейного тракта цеп, содержащее формирователь импульсов , вход которого соединен с выходом JQ
оконечного регенератора контролируемого линейного тракте, блок сравнени , выход которого через пересчетный блок подключен ко входу индикатора ошибок С 2 .
К недостаткам известного устройства относитс сложность фазировани передаваемого и принимаемого испытательного сигналов, так как сбой испытательного сигнала ведет к расфазировке напр жений, приход щих на входы блока сравнени . Поэтому после обнаружени р да сбоев необходимо затратить определенное врем на синхронизацию испытательного сигнала. Кроме того, устройство невозможно применить дл обнаружени единичных сбоев фазы испытательного сигнала, ведущих к его переворачиванию, так как такие сбои воспринимаютс данным устройством не как единичные, а как сбои всех импульсов, вход щих в перевернутую последовательность.
Цель изобретени - сокращение времени контрол путем исключени фазировани передаваемого и принимаемого испытательного сигналов.
, Указанна цель достигаетс тем, что в устройство контрол линейного тракта цифровой системы передачи, содержащее формирователь импульсов, вход которого соединен с выходом оконечного регенератора, блок сравнени , выход которого через пересчетный блок подключен ко входу индикатора ошибок, введены последовательно соединенные формирователь управл ю;щего напр жени , электронный ключ .и счетчик импульсов, блок долговре1
На чертеже изображена структурна электрическа схема устройства.
Устройство контрол линейного тракта цифровой системы передачи содержит генератор 1 испытательного сигнала, блок коммутации 2, блок сравнени 3. кодер , передатчик 5 линейного сигнала, оконечные станции 6 и 7 контролируемого линейного тракта ,оконечный регенератор 8, декодер 9, пересчетный блок 10, индикатор ошибок 11, шлейфообразующий блок 12, формирователь 13 импульсов, счетчик импульсов , промежуточную станцию 15, линейный регенератор 16, блок долговременной пам ти 17. электронный ключ 18, формирователь 19 импульсов считывани и сброса, формирователь 20 управл ющего напр жени .
Устройство работает следующим образом.
Испытательный сигнал с выхода генератора 1 испытательного сигнала транслируетс в линию через блок . коммутации 2 и передачтик 5 линейного сигнала, мину кодер t. На оконечной станции 7, наход щейс на противоположном конце линии, на промежуточных станци х 15, включающих в себ линейные регенераторы 16, и на оконечной станции 6 с помощью шлейфообразующих блоков 12 поочередно организуютс шлейфы по сигналу. Испытательный сигнал, прошедший по шлей- . фу на оконечную станцию 6, поступает на вход формировател 13 импульсов, в котором формируютс импульсы, соответствующие моментам перепада уровн испытательного сигнала. С выхода 122 менной пам ти, формирователь импульсов считывани и сброса, при этом ко входу формировател управл ющего напр жени подключен выход генератора испытательного сигнала оконечной станции контролируемого линейного тракта, второй выход формировател управл ющего напр жени подключен ко входу формировател импульсов считывани и сброса, первый, второй и третий выходы которого подключены соответственно к управл ющим входам пересчетного блока, блока сравнени и счетчика импульсов, выход формиро1вател импульсов подключен к другому входу электронного ключа, выход счетчика импульсов подключен ко второму входу блока сравнени , а выход блока долговременной пам ти подключен к третьему входу блока сравнени . формировател 13 импульсов сформированна последовательность импульсов поступает на вход электронного ключа 18, на другой вход которого подаетс упра вл ющее напр жение с выхода формировател 20 управл ющего напр жени . На вход формировател 20 управл ющего напр жени поступает испытатель ный сигнал с контрольного выхода гене ратора 1. формирователь 20 управл юще го напр жени формирует из испытатель ного сигнала последовательность пр моугольных импульсов с длительностью , равной длительности рекуррент ной функции, и скважностью равной 2. Электронный ключ 18 формирует последовательность импульсой, разделенную на интервалы с длительностью, равной длительности периода рекуррентной последовательности, котора поступает с выхода электронного ключа 18 на вход счетчика импульсов И. На второй вход счетчика импульсов k поступают импульсы сброса с третьего выхода блока формировани импульсов считывани и сброса 19, иа вход которого подаетс управл ющее напр жение с первого выхода формировател 20 управл ющего напр жени . Формирователь импульсов считывани и сброса форкмрует импульсы считывани , по вл ющи ес в конце каждого периода рекуррент ной последовательности, и импульсы сброса, следующие за импульсами счиТ| Гвани через заданный промежуток времени. Счетчик импульсов определ ет число фронтов испытательного сигнала. Очевидно, что в случае по влени сбоев Испытательного сигнала ЧИСЛО фронтов будет отличатьс от нормированного. Выход счетчика импульсов 11 соединен с одним из входов блока сравнени 3 другой вход которого соедин етс с блоком долговременной пам ти 17 в который записано нормированное число фронтов испытательного сигнала, соответствумцее одному периоду рекурентной функции. В случае несоответстви подсчитанного счетчиком импульсов И числа фронтов испытательного сигналанормированной величине, записанной в блоке долговременной пам ти,,17, на выходе блока сравнени 3 по вл етс импульс . Если же число фронтов равно нормированному, сигнал на выходе блока сравнени 3 отстуствует. Импульс с выхода блока сравнени 3, который по вл етс только в случае сбо ис- . пытауельного сигнала, поступает на вход пересчетного блока 10 который управл ет индикатором ошибок 11. После окончани периода испытательного сигнала с выхода формировател импульсов считывани и сброса 19 на третий вход блока сравнени 3 поступает импульс считывани , после чего на вход 2 счетчика импульсов t пересчетного блока 10 поступают импульсы сброса, и процесс счета фронтов начинаетс заново. образом, предлагаемое устройство позвол ет путем исключени фазировани передаваемого и принимаемого испытательного сигнала сократить врем контрол .
Claims (1)
- УСТРОЙСТВО КОНТРОЛЯ ЛИНЕЙНОГО ТРАКТА ЦИФРОВОЙ СИСТЕМЫ ПЕРЕДАЧИ, содержащее формирователь импульсов, вход которого соединен с выходом оконечного регенератора контролируемого линейного тракта, блок Сравнения, выход которого через пересчетный блок подключен ко входу индикатора ошибок, отличающееся тем, что, с целью сокращения времени контроля путем исключения фазирования передасигналов, введены последовательно соединенные формирователь управляющего напряжения, электронный ключ.и счетчик импульсов, блок долговременной памяти, формирователь импульсов считывания и сброса, при этом ко входу формирователя управляющего напряжения подключен выход генератора испытательного сигнала оконечной станции контролируемого линейного тракта, второй выход формирователя управляющего напряжения подключен ко входу формирователя импульсов считывания и сброса, первый, второй и третий выходы которого подключены соответственно к управляющим входам g пересчетного блока, блока сравнения и счетчика импульсов, выход формирователя импульсов подключен к другому входу электронного ключа, выход счетчика импульсов подключен ко второму входу блока сравнения, а выход блока долговременной памяти подключен к третьему входу блока сравне· ваемого и принимаемого испытательного ния.• '1SU „„1035812
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813296324A SU1035812A1 (ru) | 1981-05-26 | 1981-05-26 | Устройство контрол линейного тракта цифровой системы передачи |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813296324A SU1035812A1 (ru) | 1981-05-26 | 1981-05-26 | Устройство контрол линейного тракта цифровой системы передачи |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1035812A1 true SU1035812A1 (ru) | 1983-08-15 |
Family
ID=20961131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813296324A SU1035812A1 (ru) | 1981-05-26 | 1981-05-26 | Устройство контрол линейного тракта цифровой системы передачи |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1035812A1 (ru) |
-
1981
- 1981-05-26 SU SU813296324A patent/SU1035812A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Патент Швейцарии № «5909, кл. Н 0 J 3/1 , 12.08.68. 2. Авторское свидетельство СССР №879800, кл. Н Qi J 3/1, 1979 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1589187A (en) | Tdm trannsmission systems | |
SU1035812A1 (ru) | Устройство контрол линейного тракта цифровой системы передачи | |
SU1350830A1 (ru) | Резервированное счетное устройство | |
SU1298750A1 (ru) | Устройство дл обнаружени сост заний в синхронизируемых дискретных блоках | |
SU1283980A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU944135A1 (ru) | Устройство синхронизации по циклам | |
SU1160418A1 (ru) | Устройство дл контрол последовательности импульсов | |
SU640284A1 (ru) | Устройство дл приема командной информации | |
SU1277162A1 (ru) | Устройство дл передачи цифровых сигналов с режимом сжати | |
SU1348252A1 (ru) | Устройство телеконтрол состо ни стрелок и сигналов | |
SU658765A1 (ru) | Устройство циклового фазировани | |
SU1264353A1 (ru) | Устройство контрол дискретных каналов | |
SU930725A1 (ru) | Устройство дл контрол коммутационного датчика кодовых комбинаций | |
SU435550A1 (ru) | Устройство для телесигнализации о состоянии рассредоточенных объектов с общей проводнойлинией связи | |
SU1681398A1 (ru) | Устройство временной коммутации | |
SU414618A1 (ru) | ||
SU1198557A1 (ru) | Устройство дл передачи дискретной информации | |
SU1225022A1 (ru) | Устройство дл контрол качества дискретного канала св зи | |
SU434609A1 (ru) | Устройство контроля тактовой синхронизации | |
SU1325504A1 (ru) | Устройство дл моделировани систем сбора данных | |
SU917172A1 (ru) | Цифровой измеритель временных интервалов | |
SU934516A1 (ru) | Устройство дл контрол времени работы машин | |
SU1309304A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1056248A1 (ru) | Устройство дл передачи информации по петлевой линии св зи | |
SU1197116A1 (ru) | Устройство приема двоичных сигналов |