со Изобретение относитс к электросв зи и может быть использовано в системах передачи данных по различным каналам св зи. Цель изобретени - сокращение времени контрол . На чертеже представлена структурна электрическа схема устройства контрол дискретных . Устройство контрол дискретных каналов содержит анализатор 1 принимаемых сигналов, счетчик 2 ошибок, дешифратор 3, с первого по четвертый элементы И 4 - 7, первый 8 и вто рой 9 триггеры, первый 10 и второй 11счетчики тактовых импульсов, блок 12сигнализации, элемент ИЛИ 13 и генеоатор 14. Устройство работает следующим образом. С выхода анализатора 1 сигналы об ошибочно прин тых (искаженных сверх установленного предела) посылках поступают на вход счетчика 2 ошибок Длительность цикла анализа состо ни канала определ етс емкостью счетчика 10 тактовых импульсов и частотой генератора 14. Отсутствие импуль са на каком-либо из выходов дешифратора 3 соответствует состо нию Норма канала, и по окончании to, им пульс с выхода счетчика 10 тактовых импульсов через элемент И 6, на пер вый вход которого с первого выхода триггера 9 поступает разрешающий сигнал, через элемент ИЛИ 13 перево дит устройство в исходное состо ние По вление на выходе дешифратора импульса, поступающего на вход триг гера 9 и соответствующего числу оши бок, равному К, переводит его в состо ние, при котором разрешающий сигнал поступает на вход элемента И 7, что позвол ет импульсам с выхода первого счетчика 10 тактовых импульсов поступать на вход второго счетчика 11 тактовых импульсов, при этом врем цикла анализа состо ни канала увеличиваетс Hat , опреде л емое емкостью счетчика 11 тактовы импульсов, и в общем составл ет величину Т to. Если за врем Т ни на одном из в ходов дешифратора 3 импульсы более не по вл ютс , то по окончании через элементы ИЛИ 13 импульс с выхода счетчика 11 тактовых импульсов переводит устройство в исходное сос то ние . Если до окончани t на выходе ешифратора 3 по витс импульс, сответствуюш 1й числу ошибок K,j К , о через элемент И 4, на второй вход которого поступает разрешанидий сигнал с выхода триггера 8, он поступает в блок 12 сигнализации как сигнал Авари и через элемент ИЛИ 13 переводит устройство в исходное состо ние. По истечении tg импульс с выхода счетчика 10 тактовых импульсов переводит триггер 8 в состо ние, при котором разрешающий сигнал с его выхода поступает на элемент И 5. Если до окончани Т на выходе дешифратора 3 по витс импульс, соответствующий числу ошибок К К2, то через элемент И 5 он поступает в блок 12 сигнализации как сигнал Авари и через элемент ИЛИ 13 переводит устройство в исходное состо ние. В противном случае импульс с выхода счетчика 11 тактовых импульсов через элемент ИЛИ 13 переводит устройство в иcxoд ное состо ние. Формула изобретени Устройство контрол дискретных каналов, содержащее последовательно соединенные анализатор и счетчик ошибок , последовательно соединенные ге- нёратор и первый счетчик тактовых импульсов, дешифратор, первый элемент и, первый триггер, второй элемент И, блок сигнализации, элемент ИЛИ, при этом первый выход первого триггера подключен к первому входу первого элемента И, выход- которого подключен к первому входу блока сигнализации, . второй вход которого соединен с пер- вым входом элемента ИЛИ и выходом второго элемента И, первый вход-которого соединен с вторым выходом первого триггера,.выход первого элемента И подключен к второму входу элемента ИЛИ, выход которого подключен к входу установки счетчика ошибок, отличающеес тем, что, с целью сокращени времени контрол , ,в него введены третий -и четвертый элементы И, второй счетчик тактовых импульсов и второй триггер, выходы счетчика ошибок подключены к соответствующим входам дешифратора, пер- . вый выход которого подключен к второму входу второго элемента И, второй выход подключен к первому входу второго312643534
триггера, а третий выход - к второмуго элемента И, второй вход которого
входу первого элемента И, выход эле-соединен с первым выходом второго
мента ИЛИ подключен к входам уста-триггера, второй выход которого подновки первого и второго счетчиковключен к второму входу третьего элетактовых импульсов, второму входу 5мента И, -выход которого подключен
второго триггера и первому входу пер-к третьему входу элемента ИЛИ, четвого триггера, второй вход котороговертый вход которого соединен с выхосоединем с первым входом третьегодом второго счетчика тактовых импульэлемента И, выходом первого счетчикасов, вход которого соединен с выхотактовых импульсов и входом четверто-ГОдом четвертого элемента И.