JP3502391B2 - コード化装置 - Google Patents

コード化装置

Info

Publication number
JP3502391B2
JP3502391B2 JP52456096A JP52456096A JP3502391B2 JP 3502391 B2 JP3502391 B2 JP 3502391B2 JP 52456096 A JP52456096 A JP 52456096A JP 52456096 A JP52456096 A JP 52456096A JP 3502391 B2 JP3502391 B2 JP 3502391B2
Authority
JP
Japan
Prior art keywords
output
data
switch
time interval
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP52456096A
Other languages
English (en)
Other versions
JPH10504156A (ja
Inventor
ライナー、ローベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH10504156A publication Critical patent/JPH10504156A/ja
Application granted granted Critical
Publication of JP3502391B2 publication Critical patent/JP3502391B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07363—Means for preventing undesired reading or writing from or onto record carriers by preventing analysis of the circuit, e.g. dynamic or static power analysis or current analysis
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Description

【発明の詳細な説明】
【０００１】 システムにおける２つのユニット間（例えばチップカ
ードのような可動部分とそのチップカードに対する読取
り装置のような固定部分との間）でデータ伝送を行なう
際、伝送すべきデータをコード化することがますます重
要になる。なぜなら伝送されたデータを知ることは詐取
者に、データ伝送により制御される過程を操作する可能
性を与えるからである。コード化過程では、先ずユニッ
トの１つからデータが他のユニットに送られ、このデー
タがそこでコード化装置を用いてコード化される。コー
ド化されたデータは次いでコード化ユニットから送信ユ
ニットへ返送される。次に送信ユニットにおいて、コー
ド化されたデータがデコードされ（このような過程にお
いては対称アルゴリズムも非対称アルゴリズムも使用で
きる）、もしくは可動部分と同様にコード化され、そし
て受信されてコード化されたデータと比較される。
【０００２】 最後にあげた方法は確かに任意の情報の伝送には役立
たない。なぜならば、最終的な受信者が情報を既に知っ
ていなければならないからである。しかし、それは認証
のために役立つ。なぜならば、受信されたデータをコー
ド化しかつ固定部分に返送する可動部分はそれによっ
て、正しいコード化アルゴリズムまたは正しいコード化
装置を使用していることを証明しなければならず、こう
して立証し得るからである。同じようにしてもちろん固
定部分または読取り装置の認証も行われる。なぜなら
ば、両部分が同一のコード化装置または同一のコード化
アルゴリズムを使用するときにのみ、両部分においてコ
ード化されたデータが比較の際に肯定的な合致を生ずる
からである。
【０００３】 受信器でコード化されたデータが再びデコードされる
一般的なコード化アルゴリズムに対しては、一般にマイ
クロプロセッサおよびコプロセッサにより形成されかな
り長い計算時間を必要とする複雑な計算ユニットが必要
である。擬似ランダム発生器ははるかに簡単であるが、
それによっては前記の第２の方法しか実行できない。な
ぜならば、このような擬似ランダム発生器の入力信号の
コード化はもはや元に戻されず、こうしてシステムの両
部分でコード化過程しか実行できず、両コード化過程の
結果が互いに比較されるからである。
【０００４】 コード化装置に対する入力データとして一般にコード
化すべきデータならびに秘密コードが用いられる。しか
し、確実性を高めるために、別のデータ（特に例えばエ
ラーカウンタのカウンタ内容のような時間的に変化可能
なデータ）も利用できる。すべてのこれらの入力データ
は秘密保持すべきアルゴリズムを用いて、コード化され
た出力データに処理される。アルゴリズムは、シフトレ
ジスタの例のように、例えばシフトレジスタにある複数
個の情報の論理演算によりハードウェア的に実現でき
る。
【０００５】 データはいずれの場合にもディジタル形態で存在して
いるので、そのコード化のためには、個々の過程を同期
化するクロックパルス信号が必要である。コード化過程
の際に生ずるクロックパルス信号のパルス数から詐取者
はコード化過程の形式を逆推理しようと試みることがで
きる。
【０００６】 従って本発明の課題は、コード化結果の発生のために
必要な時間がクロックパルス信号から認識できないよう
なコード化装置を提供することにある。
【０００７】 この課題は、本発明によれば、少なくとも１つのデー
タ入力端、少なくとも１つのデータ出力端、および第１
のスイッチを介してクロックパルス信号を与えられるク
ロックパルス入力端を有するコード化ユニットと、 データ入力端、データ出力端、およびクロックパルス
信号を与えられるクロックパルス入力端を有する出力レ
ジスタとを備え、 コード化ユニットのデータ出力端が第２のスイッチを
介して出力レジスタのデータ入力端に接続され、 第１のスイッチまたは第２のスイッチを駆動する第１
の時間インターバルおよび第２の時間インターバルを発
生する手段が設けられ、 第２の時間インターバルが第１の時間インターバル内
にあり、 第１の時間インターバルの期間中にクロックパルス信
号によりクロックされるコード化ユニットにより入力デ
ータから出力データが発生され、第２の時間インターバ
ルの期間中にこれらの出力データがコード化ユニットか
ら第２のスイッチを介して出力レジスタに伝送されるコ
ード化装置により解決される。
【０００８】 本発明の有利な実施態様は従属請求項に記載されてい
る。
【０００９】 以下において、図面に示す実施例により本発明を一層
詳細に説明する。 図１は本発明による特別なコード化装置のブロック回
路図、 図２は本発明によるコード化装置の一部分の変形例で
ある。
【００１０】 図１は中核部分としてコード化ユニットVEを含んでい
る本発明によるコード化装置を示す。このコード化ユニ
ットVEに入力データＥが供給される。これらの入力デー
タＥは、図示の例では、直列に供給され、コード化すべ
き入力データ、秘密コードならびに例えばエラーカウン
タの現在の状態のような別の好ましくは時間可変のデー
タから成っている。もちろんいつでも、これらのデータ
を並列に供給し、それらを論理的に演算することも可能
である。図示の例ではコード化ユニットVEは、負帰還ユ
ニットRKが付設されているシフトレジスタSRにより形成
されている。この負帰還ユニットRKはシフトレジスタSR
の特定の論理的状態を演算し、この演算結果をシフトレ
ジスタSRの入力端に負帰還し、そこで入力データＥと演
算、例えばこれに加算される。シフトレジスタSRには、
さらに、シフトレジスタSRの特定の状態を非線形に演算
し、例えば乗算であってよいこの演算結果をスイッチン
グ要素SEに供給するデカップリングユニットAKが付設さ
れている。スイッチング要素SEはデカップリングユニッ
トAKから与えられるこの信号により駆動される。このス
イッチング要素SEを介してシフトレジスタSRの出力デー
タがコード化ユニットVEの出力端に出力データＡとして
供給される。
【００１１】 シフトレジスタSRはこうして入力データＥおよび負帰
還ユニットRKのハードウェア的実現に関係してデータビ
ットの連続的な列を発生するが、それらのうちのいくつ
かだけがデカップリングユニットAKに関係してコード化
ユニットVEの出力端に出力データＡとして供給される。
【００１２】 これらの出力データＡはスイッチS2の第１入力端に供
給され、その出力端は出力レジスタARの入力端に接続さ
れている。この出力レジスタARの出力端は一方ではコー
ド化装置の出力端を形成し、他方ではスイッチS2の第２
入力端に帰還接続されている。出力レジスタは例えばシ
フトレジスタのような直列レジスタであってもよいし、
例えばマルチプレクサにより書込まれる並列レジスタで
あってもよい。この出力レジスタARに出力データＡが一
時記憶され、コード化過程の経過後に初めて読出され
る。コード化ユニットVEおよび出力レジスタARの同期性
を保証するために、本発明によるコード化装置において
はコード化ユニットVEおよび出力レジスタARにクロック
パルス信号C1が供給される。しかしコード化ユニットVE
にはクロックパルス信号C1がスイッチS1を介して供給さ
れる。両スイッチS1、S2はそれぞれ特定の時間インター
バルだけ継続する信号Ｓτ１、Ｓτ２を発生する手段Ｚ
から与えられる信号により駆動される。スイッチS1は時
間インターバルτ１だけ継続する信号Ｓτ１により駆動
される。一方、スイッチS2は時間インターバルτ１内に
ある時間インターバルτ２だけ継続する信号Ｓτ２によ
り駆動される。手段Ｚは、特定の設定可能な時間インタ
ーバルτ１、τ２の経過後にスイッチS1、S2を駆動する
ためにそれぞれ信号Ｓτ１、Ｓτ２を発生するカウンタ
により構成できる。このカウンタ手段Ｚにはこのために
同じくクロックパルス信号C1が供給されている。
【００１３】 コード化装置は下記のように動作する。スイッチオン
の際にスイッチS1は閉じており、スイッチS2は、コード
化ユニットVEの出力端が出力レジスタARの入力端に接続
されている位置にある。クロックパルス信号C1と同期し
て、いまコード化ユニットVEが出力レジスタARにスイッ
チS2を介して書込まれる出力データＡを発生し始める。
時間インターバルτ２の経過後に時間インターバル信号
Ｓτ２がその信号状態を変化させ、それによってスイッ
チS2が切換えられ、それにより出力レジスタARの出力端
が切換スイッチS2を介して出力レジスタARの入力端に接
続される。スイッチS1は引き続いて閉じられた状態にと
どまる。なぜならば、時間インターバルτ１が時間イン
ターバルτ２よりも大きいからである。コード化ユニッ
トVEはこうして引き続いて出力データＡを発生するが、
それらはもはや出力レジスタARには書込まれず、従って
コード化されたデータ語に寄与しない。その代わりに出
力レジスタARのデータは循環してシフトされる。時間イ
ンターバルτ１の経過後に時間インターバル信号Ｓτ１
がその信号状態を変化させ、それによってスイッチS1が
開かれ、コード化ユニットVEはもはやクロックパルス信
号を受けず、こうして出力データＡをもはや発生し得な
い。
【００１４】 このコード化過程の観察者は外部からコード化装置を
含んでいる半導体チップの電流消費を測定し、それから
コード化過程の継続時間を逆推理することしかできな
い。しかし、クロックパルス信号C1はコード化装置に、
本来のコード化過程の継続時間よりも長く供給される
し、出力レジスタにも引き続いてクロックパルス信号が
供給され、こうしてデータが循環してシフトされるの
で、出力レジスタの電流消費も中断されないので、実際
のコード化過程の継続時間を求めることは観察者にとっ
ては可能でない。
【００１５】 時間インターバルτ１、τ２の値は、コード化装置の
他に同じく半導体チップに含むことのできる不揮発性の
メモリに記憶することができ、それぞれコード化過程の
開始時にカウンタ手段Ｚにロードされる。それらはコー
ド化ユニットVEに供給される秘密コードの他にコード化
装置の秘密コードであり、適当な安全措置を講じて外部
からアクセスできないようにすべきであろう。
【００１６】 カウンタ手段Ｚに第３の時間インターバルを供給し、
時間インターバルτ２が第１の時間インターバルτ１の
開始後に第３の時間インターバルの経過後に初めてラン
し始めるように構成することも考えられる。
【００１７】 図２には図１に示されている出力レジスタARに対する
代替例がスイッチS2と結び付けて示されている。出力レ
ジスタARは多くの出力レジスタ部分AR1…ARnに分割さ
れ、それらにそれぞれ切換スイッチU1…Unが付設されて
いる。コード化ユニットVEの出力データＡは第１の切換
スイッチU1の第１入力端に供給され、この第１の切換ス
イッチU1の出力端は第１の出力レジスタ部分AR1の入力
端に接続されている。第１の出力レジスタ部分AR1の出
力端は一方では第２の切換スイッチU2の第１入力端に、
他方では第１の切換スイッチU1の第２入力端に接続され
ている。同じようにしてその他の切換スイッチU2…Unお
よび出力レジスタ部分AR2…ARnも接続されている。出力
レジスタ部分ARnの出力端は出力レジスタ全体の出力端
を形成している。切換スイッチU1…Unの各々に第２の時
間インターバルτ２だけ継続する時間インターバル信号
Ｓτ２が供給されている。さらに出力レジスタAR1…ARn
の各々にクロックパルス信号C1が供給されている。出力
レジスタのこの変形例ではこの出力レジスタ内容全体が
レジスタ全体を通してシフトされるのではなく、個々の
部分を通してのみシフトされる。これらの部分は、出力
レジスタに生ずるコード化された出力データの順序が第
２の時間インターバルτ２の経過後にももはや変更され
ないように、単に個別ビットであってもよい。
【００１８】 出力レジスタARは図１および図２に示されている場合
にはシフトレジスタとして構成されていなければならな
いが、出力レジスタのこの構成は本発明の基礎となって
いる思想を実現するために強制的なものではない。基本
条件は、いつからデータがもはや出力レジスタに書込ま
れないかを観察者が外部から認識し得ないように、出力
レジスタの電流消費が第２の時間インターバルτ２の経
過後にも変化しないことだけである。 ［図面の簡単な説明］
【図１】 本発明による特別なコード化装置のブロック回路図
【図２】 本発明によるコード化装置の一部分の変形例を示すブ
ロック回路図
【符号の説明】
VE コード化ユニット Z 手段 S1 スイッチ S2 スイッチ AR 出力レジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ライナー、ローベルト ドイツ連邦共和国 デー−82008 ウン ターハツヒング ゾイレンシユトラーセ ２ (56)参考文献 特開 平４−223530（ＪＰ，Ａ) 特表 平10−504156（ＪＰ，Ａ)

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】少なくとも１つのデータ入力端、少なくと
    も１つのデータ出力端、および第１のスイッチ（S1）を
    介してクロックパルス信号（C1）を与えられるクロック
    パルス入力端を有するコード化ユニット（VE）と、 データ入力端、データ出力端、およびクロックパルス信
    号（C1）を与えられるクロックパルス入力端を有する出
    力レジスタ（AR）とを備え、 コード化ユニット（VE）のデータ出力端が第２のスイッ
    チ（S2）を介して出力レジスタ（AR）のデータ入力端に
    接続され、 第１のスイッチ（S1）または第２のスイッチ（S2）を駆
    動する第１の時間インターバル（τ１）および第２の時
    間インターバル（τ２）を発生する手段（Ｚ）が設けら
    れ、 第２の時間インターバル（τ２）が第１の時間インター
    バル（τ１）内にあり、 第１の時間インターバル（τ１）の期間中にクロックパ
    ルス信号（C1）によりクロックされるコード化ユニット
    （VE）により入力データ（Ｅ）から出力データ（Ａ）が
    発生され、第２の時間インターバル（τ２）の期間中に
    これらの出力データ（Ａ）がコード化ユニット（VE）か
    ら第２のスイッチ（S2）を介して出力レジスタ（AR）に
    伝送される ことを特徴とするコード化装置。
  2. 【請求項２】第１および第２の時間インターバル（τ
    １、τ２）を発生する手段（Ｚ）が、クロックパルス信
    号（C1）を与えられるクロックパルス入力端を設けられ
    ている設定可能なカウンタにより形成されていることを
    特徴とする請求項１記載のコード化装置。
  3. 【請求項３】出力レジスタ（AR）がシフトレジスタとし
    て構成され、第２のスイッチ（S2）が２つの入力端およ
    び１つの出力端を有する切換スイッチであり、出力レジ
    スタ（AR）のデータ出力端が第２のスイッチ（S2）の第
    ２入力端に接続されていることを特徴とする請求項１又
    は２記載のコード化装置。
  4. 【請求項４】シフトレジスタが多数のシフトレジスタ部
    分（AR1…ARn）に分割され、各シフトレジスタ部分（AR
    1…ARn）に切換スイッチ（U1…Un）が付設され、各切換
    スイッチ（U1…Un）の出力端が各シフトレジスタ部分
    （AR1…ARn）の入力端に、各切換スイッチ（U1…Un）の
    第２入力端が各シフトレジスタブロック（A1…A1n）の
    出力端に、各切換スイッチ（U1…Un）の第１入力端が前
    段に接続されているシフトレジスタブロックまたはコー
    ド化ユニット（VE）の出力端に接続され、各切換スイッ
    チ（U1…Un）が時間インターバル発生手段（Ｚ）により
    駆動されることを特徴とする請求項３記載のコード化装
    置。
  5. 【請求項５】コード化ユニット（VE）が、付設されてい
    る非線形のデカップリングユニット（AK）を有する帰還
    結合されたシフトレジスタ（SR）であることを特徴とす
    る請求項１乃至４の１つに記載のコード化装置。
  6. 【請求項６】出力レジスタが予定された時点よりも早く
    読出されないことを特徴とする請求項１乃至５の１つに
    記載のコード化装置。
JP52456096A 1995-02-15 1996-01-23 コード化装置 Expired - Lifetime JP3502391B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19505097.5 1995-02-15
DE19505097A DE19505097C1 (de) 1995-02-15 1995-02-15 Verschlüsselungsvorrichtung
PCT/DE1996/000094 WO1996025813A1 (de) 1995-02-15 1996-01-23 Verschlüsselungsvorrichtung

Publications (2)

Publication Number Publication Date
JPH10504156A JPH10504156A (ja) 1998-04-14
JP3502391B2 true JP3502391B2 (ja) 2004-03-02

Family

ID=7754052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52456096A Expired - Lifetime JP3502391B2 (ja) 1995-02-15 1996-01-23 コード化装置

Country Status (12)

Country Link
US (1) US5995629A (ja)
EP (1) EP0809905B1 (ja)
JP (1) JP3502391B2 (ja)
KR (1) KR100318627B1 (ja)
CN (1) CN1080497C (ja)
AT (1) ATE236478T1 (ja)
DE (2) DE19505097C1 (ja)
ES (1) ES2196137T3 (ja)
IN (1) IN186606B (ja)
RU (1) RU2154912C2 (ja)
UA (1) UA53617C2 (ja)
WO (1) WO1996025813A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19622533A1 (de) * 1996-06-05 1997-12-11 Deutsche Telekom Ag Verfahren und Vorrichtung zum Laden von Inputdaten in einen Algorithmus bei der Authentikation
US7587044B2 (en) 1998-01-02 2009-09-08 Cryptography Research, Inc. Differential power analysis method and apparatus
FR2776410B1 (fr) * 1998-03-20 2002-11-15 Gemplus Card Int Dispositifs pour masquer les operations effectuees dans une carte a microprocesseur
US20030118190A1 (en) * 1998-05-29 2003-06-26 Siemens Aktiengesellschaft Method and apparatus for processing data where a part of the current supplied is supplied to an auxiliary circuit
EP1926241A3 (en) 1998-06-03 2009-03-11 Cryptography Research Inc. Using unpredictable information to minimize leakage from smartcards and other cryptosystems
EP1090480B1 (en) 1998-06-03 2019-01-09 Cryptography Research, Inc. Improved des and other cryptographic processes with leak minimization for smartcards and other cryptosystems
EP1084543B1 (en) * 1998-06-03 2008-01-23 Cryptography Research Inc. Using unpredictable informaion to minimize leakage from smartcards and other cryptosystems
AU5458199A (en) * 1998-07-02 2000-01-24 Cryptography Research, Inc. Leak-resistant cryptographic indexed key update
JP4317607B2 (ja) * 1998-12-14 2009-08-19 株式会社日立製作所 情報処理装置、耐タンパ処理装置
US6594760B1 (en) 1998-12-21 2003-07-15 Pitney Bowes Inc. System and method for suppressing conducted emissions by a cryptographic device
IL128007A (en) * 1999-01-11 2003-02-12 Milsys Ltd Enhancements on compact logic devices and also for accelerating and securing computations in modular arithmetic especially for use in public key cryptographic co-processors designed for elliptic curve and rsa type computations
US6298135B1 (en) * 1999-04-29 2001-10-02 Motorola, Inc. Method of preventing power analysis attacks on microelectronic assemblies
DE19921633A1 (de) * 1999-05-10 2000-11-16 Deutsche Telekom Ag Verfahren zur Implementierung kryptographischer Algorithmen
FR2793904B1 (fr) * 1999-05-21 2001-07-27 St Microelectronics Sa Procede et dispositif de gestion d'un circuit electronique
US6419159B1 (en) * 1999-06-14 2002-07-16 Microsoft Corporation Integrated circuit device with power analysis protection circuitry
EP1098469B1 (de) * 1999-11-03 2007-06-06 Infineon Technologies AG Kodiervorrichtung
US6766455B1 (en) 1999-12-09 2004-07-20 Pitney Bowes Inc. System and method for preventing differential power analysis attacks (DPA) on a cryptographic device
DE60035331T2 (de) * 1999-12-09 2008-02-28 Pitney Bowes, Inc., Stamford System und Verfahren zum Unterdrücken von elektromagnetischer Strahlung einer kryptographischen Vorrichtung mit einer integrierten Schaltung
WO2001075786A1 (en) * 2000-04-04 2001-10-11 Koninklijke Philips Electronics N.V. Output stage for a communication contact for a data carrier
US20020049910A1 (en) * 2000-07-25 2002-04-25 Salomon Allen Michael Unified trust model providing secure identification, authentication and validation of physical products and entities, and processing, storage and exchange of information
US7376235B2 (en) * 2002-04-30 2008-05-20 Microsoft Corporation Methods and systems for frustrating statistical attacks by injecting pseudo data into a data system
FR2840083A1 (fr) * 2002-05-24 2003-11-28 St Microelectronics Sa Test d'un algorithme execute par un circuit integre
WO2005010939A2 (en) * 2003-07-17 2005-02-03 Atmel Corporation Method and apparatus for smoothing current consumption in an integrated circuit
FR2857804B1 (fr) * 2003-07-17 2006-05-26 Atmel Corp Procede et appareil pour lisser la consommation de courant d ans un circuit integre
US8635467B2 (en) 2011-10-27 2014-01-21 Certicom Corp. Integrated circuit with logic circuitry and multiple concealing circuits
US8334705B1 (en) 2011-10-27 2012-12-18 Certicom Corp. Analog circuitry to conceal activity of logic circuitry
US9755822B2 (en) 2013-06-19 2017-09-05 Cryptography Research, Inc. Countermeasure to power analysis attacks through time-varying impedance of power delivery networks

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR18869E (fr) * 1913-07-18 1914-07-27 Justin Ferdinand Lheyraud Coupe-circuit mécanique à déclanchement automatique
US3522374A (en) * 1966-06-17 1970-07-28 Int Standard Electric Corp Ciphering unit
US3515805A (en) * 1967-02-06 1970-06-02 Bell Telephone Labor Inc Data scrambler
US3700806A (en) * 1967-09-18 1972-10-24 Csf Key generators for cryptographic devices
US3639690A (en) * 1969-09-10 1972-02-01 Motorola Inc Digital privacy system
US3657699A (en) * 1970-06-30 1972-04-18 Ibm Multipath encoder-decoder arrangement
US4115657A (en) * 1976-11-11 1978-09-19 Datotek, Inc. Random digital code generator
DE3006717C2 (de) * 1980-02-22 1981-11-26 SIEMENS AG AAAAA, 1000 Berlin und 8000 München Umschaltbare freilaufende Verwürfler- und Entwürfleranordnung (Scrambler und Descrambler)
US4760598A (en) * 1981-07-23 1988-07-26 Racal Data Communications Inc. Coded data transmission system
JPH01114995A (ja) * 1987-10-29 1989-05-08 Toppan Printing Co Ltd Ｉｃカード
FR2638869B1 (fr) * 1988-11-10 1990-12-21 Sgs Thomson Microelectronics Dispositif de securite contre la detection non autorisee de donnees protegees
US5351292A (en) * 1989-01-26 1994-09-27 Cominvest Research Ab Method and apparatus for preventing external detection of signal information
DE3905667A1 (de) * 1989-02-24 1990-08-30 Ant Nachrichtentech Verfahren zum ver- und entschluesseln eines nachrichtenstromes
US5001756A (en) * 1989-08-11 1991-03-19 Motorola, Inc. Decryption device with variable clock
US5179570A (en) * 1991-07-19 1993-01-12 Imran Mir A Direct sequence spread spectrum communication system with self-synchronizing correlator and method
FR2698195B1 (fr) * 1992-11-19 1994-12-16 Gemplus Card Int Procédé et circuit de cryptage et d'authentification pour carte à mémoire synchrone.

Also Published As

Publication number Publication date
KR19980702144A (ko) 1998-07-15
DE59610302D1 (de) 2003-05-08
CN1174641A (zh) 1998-02-25
JPH10504156A (ja) 1998-04-14
KR100318627B1 (ko) 2002-04-22
WO1996025813A1 (de) 1996-08-22
RU2154912C2 (ru) 2000-08-20
ES2196137T3 (es) 2003-12-16
US5995629A (en) 1999-11-30
EP0809905B1 (de) 2003-04-02
DE19505097C1 (de) 1996-06-05
CN1080497C (zh) 2002-03-06
ATE236478T1 (de) 2003-04-15
UA53617C2 (uk) 2003-02-17
EP0809905A1 (de) 1997-12-03
IN186606B (ja) 2001-10-13

Similar Documents

Publication Publication Date Title
JP3502391B2 (ja) コード化装置
EP0913964A2 (en) A method of and an apparatus for generating internal crypto-keys
EP0388889B1 (en) Block transformation coding system
JPS5832380B2 (ja) 暗号処理装置
RU97115454A (ru) Устройство кодирования
US4899339A (en) Digital multiplexer
JPS62192842A (ja) 事象配分・結合装置
JP2779047B2 (ja) スペクトル拡散通信方式及びその通信システム
JPH06350409A (ja) 擬似乱数列の発生方法および回路装置ならびにその使用方法
US6801055B1 (en) Data driven clocking
WO1998008155A1 (en) Secure enablement of a processing entity
JP3063291B2 (ja) 回線監視回路
SU1134943A1 (ru) Устройство дл функционального контрол вычислительных машин
SU1529437A1 (ru) Селектор импульсов по длительности
RU1785083C (ru) Декодирующее устройство
SU1185365A1 (ru) Устройство дл передачи и приема информации
JPH0380646A (ja) 擬似乱数加算回路
SU1711333A1 (ru) Устройство дл формировани многофазных сигналов
SU1478366A1 (ru) Устройство передачи информации псевдослучайными сигналами
SU1319061A1 (ru) Устройство дл сбора информации с рассредоточенных объектов
JP2577985B2 (ja) 擬似ランダム雑音符号発生器
RU2019047C1 (ru) Способ контроля достоверности дискретной информации
JPH052478A (ja) プログラム保護システム
KR19990035752A (ko) 라디오 데이터 시스템 수신기의 블록 계수기 동기화장치
JPH0213148A (ja) スクランブル回路

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031205

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071212

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131212

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term