SU1185365A1 - Устройство дл передачи и приема информации - Google Patents

Устройство дл передачи и приема информации Download PDF

Info

Publication number
SU1185365A1
SU1185365A1 SU843722059A SU3722059A SU1185365A1 SU 1185365 A1 SU1185365 A1 SU 1185365A1 SU 843722059 A SU843722059 A SU 843722059A SU 3722059 A SU3722059 A SU 3722059A SU 1185365 A1 SU1185365 A1 SU 1185365A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
inputs
information
exclusive
Prior art date
Application number
SU843722059A
Other languages
English (en)
Inventor
Валерий Анатольевич Ильичев
Виктор Васильевич Светличный
Виктор Петрович Плотников
Марк Игоревич Федотченко
Original Assignee
Предприятие П/Я В-2015
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2015 filed Critical Предприятие П/Я В-2015
Priority to SU843722059A priority Critical patent/SU1185365A1/ru
Application granted granted Critical
Publication of SU1185365A1 publication Critical patent/SU1185365A1/ru

Links

Abstract

1. УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА ИНФОРМАЦИИ, содержащее на передающей стороне генератор тактовых импульсов, выход которого через блок управлени  коммутатором соединен с управл ющими входами коммутатора, информационные входы которого соединень с входами устройства, и выходной согласующий блок, выход которого подключен к каналу св зи, а на приемной стороне - входной согласующий блок, вход которого подключен к каналу св зи, формирователь тактовых импульсов, выход которого соединен с тактовым входом регистра, выходы которого соединены с входами параллельной записи блока пам ти, счетчик импульсов, пе- реключающий триггер и исполнительные элементы, отличающеес  тем, что, с целью повьшени  быстродействи  устройства и достоверности информации, в него введены на передающей стороне элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, шифраторы и элемент НЕ, выход коммутатора соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен через элемент НЕ с информационным входом первого шифратора и непосредственно с информационным входом второго шифратора, выход генератора тактовых импульсов соединен с тактовыми входами шифраторов, выходы которых соединены с соответствующими входами выходного согласующего блока, второй выход блока управлени  коммутатором соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, третий выход с входами управлени  шифраторов, а на приемной стороне введены элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, дешифраторы, распределитель импульсов, элемент И, элемент И-НЕ, элемент НЕ, элемент ИЛИ и генератор импульсов, выход входного согласукщего блока соединен с входами дешифраторов, выход первого дешифратора соединен с первым входом элемен (Л та ИЛИ, выход которого соединен с входом формировател  тактовых импульсов и первым входом счетчика импульсов, выход генератора импульсов соединен с вторым входом счетчика импульсов, выход которого соединен г объединенными первыми входами элемента И и распределител  иппульсов, второй вход последнего объединен с первым входом 00 элемента И-НЕ и подключен к выходу СП формировател  тактовых импульсов, со выход второго дешифратора соединен 05 с вторым входом элемента ИЛИ и с инел формационным входом регистра и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, последний выход регистра через элемент НЕ соединен с вторым входом элемента ИСКгаОЧАЮЩЕЕ ИЛИ, выход которого соединен с вторым входом элемента И-НЕ, выход элемента И-НЕ соединен с первым входом переключающего триггера, второй вход которого соединен с первым выходом распределител  импульсов, второй выход распределите

Description

л  импульсов и выход переключающего триггера соединены соответственно с вторым и третьим входами элемента И, вькод которого соединен с управл ющим входом блока пам ти, выходы которого соединены с входами соответствующих исполнительных элементов.
2. Устройство поп, 1, отличающеес  тем, что блок управлени  коммутатором содержит счетчик, триггер, формирователь импульсов, элемент задержки и элемент НЕ, первый вход триггера соединен с последним выходом счетчика, выход триггера через первый элемент НЕ соединен непосредственно с вторым входом триггера и через соединенные последовательно второй элемент НЕ, формирователь импульсов и элемент задержки - с вторым входом счетчика, первый вход которого  вл етс  входом блока управлени  коммутатором, выходы счетчика, выход триггера и выход элемента задержки  вл ютс  соответственно первыми , вторым и третьим выходами блока управлени  коммутатором.
Изобретение относитс  к технике передачи дискретной информации и может быть испйльзовано в системах тел управлени  и телесигнализации. Цель изобретени  - повышение быст родействи  устройства и достоверности информации при помехах в канал св зи и некоторых отказах входных и выходных элементов, формирующих сигналы , передаваемые в канал св зи, и участвующих в обработке сигналов, прин тых из канала. Сущность предлагаемого технического решени  заключаетс  в том, что информаци  передаетс  дважды (за два такта работы устройства). Причем в первом такте она передаетс  в инверс ном виде (информационным сигналам с уровнем 1 на входах устройства соответствуют импульсы с кодовым приз каком нул  в канале св зи, а информа ционным сигналам с уровнем О - импульсы с кодовым признаком единицы, а во втором такте - в пр мом, не инверсном виде (информационным сигна лам с уровнем 1 соответствуют импульсы с кодовым признаком единицы, а сигналам с уровнем О - импульсы с кодовым признаком нул ). При приеме информации происходит побитное сравнение сигналов, принима мых во втором такте, с сигналами, пр н тыми в первом такте. При отсутствии помех в канале св  зи каждому сигналу с уровнем О соответствует сигнал с уровнем 1. Ин формаци  заноситс  в выходную пам ть При воздействии на канал св зи случайной помехи, искажающей передаваемую информацию в первом или втором тайте работы устройства таким образом, что импульс с кодовым признаком единицы или нул  измен етс  на противоположньй , или при некоторых отказах входных и выходных элементов, формирующих сигналы, передаваемые в линию, и участвующих в обработке сигналов, прин тых из линии, устройство на приемной стороне вы вл ет это искажение, поскольку по вл етс  несоответствие сигналов . На чертеже представлена функциональна  схема предлагаемого устройства . Устройство дл  передачи и приема информации содержит на передающей стороне генератор 1 тактовых импульсов, блок 2 управлени  коммутатором, коммутатор 3, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4, элемент НЕ 5, шифратор 6 (кода единиц ) , шифратор 7 (кода нулей), первый выходной согласующий блок 8, на приемной стороне - входной согласующий блок 9, дешифратор 10 единиц, второй дешифратор 11 нулей, первый элемент ИЛИ 12, формирователь 13 тактовых импульсов, приемный регистр 14, блок 15 пам ти, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 16, элемент НЕ 17, элемент И 18, элемент И-НЕ 19, распределитель 20 импульсов, переключающий триггер 21, генератор 22 импульсов, счетчик 23 импульсов, исполнительные элементы 24, канал 25 св зи. Блок 2 управлени  коммутатором со держит двоичньй счетчик 26, триггер 27, формирователь 28 импульсов, элемент 29 задержки, элементы НЕ 30 и 31. Шифратор 6 кода единиц предназначен дл  формировани  импульса с кодо вым признаком единиць при наличии на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЖ 4 уровн  1. Шифратор 7 кода нулей предназначен дл  формировани  импуль са с кодовым признаком единицы при наличии на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 уровн  О. Дешифраторы 10 единиц и 11 нулей предназначены дл  формировани  сигна лов с уровнем 1 при поступлении на их входы с выхода входного согласующего блока 9 сигналов: в первом случае - сигналов с кодовым признаком единицы, а во втором - с кодовым при наком нул . Число (п) выходов двоичного счетчика 26 и, следовательно, число-управл ющих входов коммутатора 3 зависит от числа (т) бит передаваемой ин формации. Причем если m 2 , где К - целое число, то п принимаетс  равным к. Если же m т 2 , то п выби раетс  равным ближайшему большему числу к. Элемент 29 задержки предназначен дл  формировани  паузы, котора  необ ходима дл  подготовки устройства к работе. Распределитель 20 импульсов пред назначен дл  формировани  импульсов, управл ющих работой переключающего триггера 21 и элемента И 18 и представл ет собой двоичный счетчик. Устройство работает циклически. Каждый цикл разбит на три такта. Первый такт подготовительный. Во вре м  этого такта работы на передающей стороне происходит запуск элемента 29 задержки, т.е. на его выходе по нл етс  уровень О, который запрещает. работу шифраторов 6 и 7 и устанавливает в исходное, нулевое состо ние счетчик 26 и запрещает его работу. При этом в исходном состо нии наход тс  триггер 27 и формирователь 28 импульсов, т.е. на их выходах устанавливаютс  уровни 1. На приемной стороне в начале первого такта на выходах дешифраторов 10 и 11, элемента ИЛИ 12 и формировател  13 тактовых импульсов устанавливаютс  уровни О. Причем сигнал с уровнем О поступает на первый вход счетчика 23 импульсов, устанавливает его в ноль и разрешает подсчет импульсов , поступакщих на его второй вход с выхода генератора 22 импульсов . По истечении определенной выдержки времени на выходе счетчика 23 импульсов по вл етс  сигнал с уровнем О, который поступает на первый вход распределител  20 импульсов и устанавливает на обоих его выходах уровни О, которые запрещают работу переключающего триггера 21 и элемента И 18. В конце первого такта работы устройства на выходе элемента 29 задержки по вл етс  уровень 1, который разрешает работу счетчика 26 и шифраторов 6 и 7. Во врем  второго такта работы устройства по сигналам с первых выходов блока 2 управлени  коммутатором (с выхода двоичного счетчика 26) коммутатор 3 последовательно во времени подключает выход к одному из своих информационных входов, каждый из которых подключен к соответствующему входу устройства. Сигналы телеинформации , записанные на входах устройства , последовательно во времени поступают на первый вход элемента ИСКЛЮЧАЮП ,ЕЕ ШШ 4, на второй вход которого с второго выхода блока 2 управлени  коммутатором (с выхода триггера 27) поступает сигнал с уровнем 1. При- , чем при поступлении на первый вход элемента ИСКЛЮЧАЮЩЕЕ ШШ 4 уровн  1 на его выходе по вл етс  уровень О, а при поступлении на первый вход этого элемента 4 уровн  О, на его выходе по вл етс  уровень 1. Таким образом во врем  второго такта работы устройства на выходе элемента 4 по вл етс  комбинаци  сигналов инверсна  по отношению к информации, записанной на входах устройства. Эта комбинаци  поступает на информационный вход шифратора 6 и через элемент НЕ 5 на информационный вход шифратора 7 кода нулей, где определенным образом кодируетс  и через выходной согласующий блок 8 поступает на канал св зи 25. . Через входной согласующий блок 9 информационна  посылка поступает на входы дешифраторов 10 и 11 единиц и нулей. На входе дешифратора 10 единицы уровень 1 по вл етс  при приходе из канала 25 св зи сигнала с кодовым признаком единицы и сохран е с  уровень О при поступлении сигна ла с кодовым признаком нул . На выходе дешифратора 11 нулей уровень 1 по вл етс  при поступлении сигнала с кодовым признаком нул  и сохран етс  уровень О при поступлении сигнала с кодовым признаком единицы. В результате при приеме сигналов телеинформации с кодовыми признаками едини цы или нул  на выходе элемента 12 ИЛИ по вл ютс  импульсы. Эти импульсы по ступают на вход формировател  тактовых импульсов 13 и первый вход (вход установки в ноль) счетчика 23 импуль сов, устанавлива  каждьш.раз счетчик 23 в исходное, нулевое состо ние. Наличие уровн  О на выходе счет чика 23 импульсов разрешает работу распределител  20 импульсов и запрещает работу элемента И 18. Формирователь 13 тактовых импульсов формирует импульсы определенной длительности, с помощью которых осуществл етс  запись и сдвиг информаци ( сигналов с кодовым признаком единицы ) , поступающей на информационный вход приемного регистра 14 с выхода дешифратора 10 единиц. Одновременно с этим в элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 16 происходит сравне ние сигналов, поступающих с выхода дещифратора 10 единиц, и инвертированных элементом НЕ 17 сигналов с по следнего выхода приемного регистра 14 При совпадении сигналов потенцнап с уровнем О на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 сохран етс , а при несовпадении - потенциал на выходе этого элемента измен етс  на противоположный, т.е. приобретает значение уровн  Элемент И-НЕ 19 формирует из поступающих на его второй вход сигналов с выхода элемента ИС1ШОЧАЮЩЕЕ ИЛ1 16 с уровнем 1 импульсы с уров нем О. Эти импульсы поступают далее на первый вход (R-вход) переключающего триггера 21, на второй вход ( S-вход) которого во втором такте работы устройства с первого вьпсода распределител  20 импульсов поступает сигнал с уровнем О, запрещающий работу триггера 21. В конце второго такта работы устройства на выходах регистра 14 сдвига устанавливаютс  сигналы, инверсные по отношению к сигналам на информационных входах коммутатора 3. На первом выходе распределител  20 импульсов по вл етс  уровень 1, который разрешает работу переключающего триггера 21 в третьем такте работы устройства. В начале третьего такта работы устройства на выходе триггера 27 устанавливаетс  уровень 0 а на выходе второго элемента НЕ 31 уровень 1. Причем последний подготавливает к работе формирователь импульсов 28, срабатывающий при переходе входного ёигнапа с уровн  1 на уровень О. По сигналам с выходов счетчика 26 коммутатор 3 последовательно во времени подключает выход к одному из своих информационных входов. Сигналы телеинформации последовательно во времени поступают на первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4, на второй вход которого с второго выхода блока 2 (выхода триггера 27) поступает сигнал с уровнем О. Поэтому на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 по вл етс  комбинаци  сигналов, пр ма  по отношению к информации, записанной на выходах устройства. В дальнейшем работа устройства аналогична его работе во втором такте . Если помехи в канале 25 св зи отсутствуют , то информаци  принимаетс  без искажений, т.е. сигнал с уровнем О на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и уровень 1 на выходе переключающего триггера 21 в третьем такте работы устройства сохран ютс . После окончани  приема всей кодовой комбинации на выходах приемного регистра 14 оказываетс  записанной информаци , пр ма  по отношению к информации, записанной на входах пе редающей стороны устройства, а на втором выходе распределител  20 импульсов по вл етс  уровень 1, т.е. разрешающий дл  работы элементам 18. В результате на выходе элемента И 18 по вл етс  сигнал с уровнем 1, разрешающий перезапись информации с выходов приемного регистра 14 в блок 15 пам ти.
71
Если при передаче в канал 25 св зи действуют помехи или имеютс  отка зы входных и выходных элементов, то информаци  принимаетс  искаженной и сигналы, поступающие на входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16, не совпадают. Поэтому потенциал на выходе этого элемента измен етс . Измен етс , еле довательно, и потенциал на выходе элемента И-НЕ 19,-что приводит в тре тьем такте работы устройства к изменению состо ни  переключающего триггера 21, фиксирующего прием искаженной информации. На выходе этого триг гера 21 по вл етс  уровень О, запрещающий работу элемента И 18 и.
853658
следовательно, перезапись искаженной информации с выходов приемного регистра 14 в блок 15 пам ти.
На этом работа устройства в данном 5 цикле заканчиваетс  и начинаетс  новый цикл работы.
Таким образом, в предлагаемом устройстве дл  передачи и приема информа1 , ции за счет двухкратной передачи одной и той же информации, причем сначала информаци  передаетс  в инверсном-- виде, а затем в пр мом, неинвертированном , достигаетс  повьгаение 15 достоверности информации и быстродействи  устройства.

Claims (2)

1. УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА ИНФОРМАЦИИ, содержащее на передающей стороне генератор тактовых импульсов, выход которого через блок управления коммутатором соединен с управляющими входами коммутатора, информационные входы которого соединены с входами устройства, и выходной согласующий блок, выход которого подключен к каналу связи, а на приемной стороне - входной согласующий блок, вход которого подключен к каналу связи, формирователь тактовых импульсов, выход которого соединен с тактовым входом регистра, выходы которого соединены с входами параллельной записи блока памяти, счетчик импульсов, переключающий триггер и исполнительные элементы, отличающееся тем, что, с целью повышения быстродействия устройства и достоверности информации, в него введены на передающей стороне элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, шифраторы и элемент НЕ, выход коммутатора соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен через элемент НЕ с информационным входом первого шифратора и непосредственно с информационным входом второго шифратора, выход генера- тора тактовых импульсов соединен с тактовыми входами шифраторов, выходы которых соединены с соответствующими входами выходного согласующего блока, второй выход блока управления коммутатором соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, третий выход с входами управления шифраторов, а на приемной стороне введены элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, дешифраторы, распределитель импульсов, элемент И, элемент И-НЕ, элемент НЕ, элемент ИЛИ и генератор импульсов, выход входного согласующего блока соединен с входами дешифраторов, выход первого дешифра- <д тора соединен с первым входом элемента ИЛИ, выход которого соединен с вхо дом формирователя тактовых импульсов и первым входом счетчика импульсов, выход генератора импульсов соединен с вторым входом счетчика импульсов, выход которого соединен с объединенными первыми входами элемента И и распределителя иппульсов, второй вход последнего объединен с первым входом элемента И-НЕ и подключен к выходу формирователя тактовых импульсов, выход второго дешифратора соединен с вторым входом элемента ИЛИ и с информационным входом регистра и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, последний выход регистра через элемент НЕ соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с вторым входом элемента И-НЕ, выход элемента И-НЕ соединен с первым входом переключающего триггера, второй вход которого соединен с первым выходом распределителя импульсов, второй выход распределите
SU„„ 1185365 ля импульсов и выход переключающего триггера соединены соответственно с вторым и третьим входами элемента И, выход которого соединен с управляющим входом блока памяти, выходы кото- . рого соединены с входами соответствующих исполнительных элементов.
2. Устройство поп. ^отличающееся тем, что блок управления коммутатором содержит счетчик, триггер, формирователь импульсов, элемент задержки и элемент НЕ, первый вход триггера соединен с послед ним выходом счетчика, выход триггера через первый элемент НЕ соединен непосредственно с вторым входом тригге ра и через соединенные последователь но второй элемент НЕ, формирователь импульсов и элемент задержки - с вто· рым входом счетчика, первый вход которого является входом блока управления коммутатором, выходы счетчика, выход триггера и выход элемента задержки являются соответственно первыми, вторым и третьим выходами блока управления коммутатором.
SU843722059A 1984-04-04 1984-04-04 Устройство дл передачи и приема информации SU1185365A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843722059A SU1185365A1 (ru) 1984-04-04 1984-04-04 Устройство дл передачи и приема информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843722059A SU1185365A1 (ru) 1984-04-04 1984-04-04 Устройство дл передачи и приема информации

Publications (1)

Publication Number Publication Date
SU1185365A1 true SU1185365A1 (ru) 1985-10-15

Family

ID=21111795

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843722059A SU1185365A1 (ru) 1984-04-04 1984-04-04 Устройство дл передачи и приема информации

Country Status (1)

Country Link
SU (1) SU1185365A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 698032, кл. G 08 С 19/29, 1978. Авторское свидетельство СССР и 875430, кл. G 08 С 19/28, 1980. *

Similar Documents

Publication Publication Date Title
SU1185365A1 (ru) Устройство дл передачи и приема информации
SU1325545A1 (ru) Устройство дл приема и передачи информации
SU1077050A1 (ru) Устройство дл мажоритарного декодировани двоичных кодов
SU478346A1 (ru) Система дл телесигнализации с временным разделением сигналов
SU1597890A1 (ru) Способ приема управл ющих сигналов
SU1140144A1 (ru) Устройство дл приема и передачи информации
SU506133A1 (ru) Аппаратура передачи двоичных сигналов
SU1541651A1 (ru) Устройство дл передачи и приема информации
SU1636993A1 (ru) Генератор псевдослучайных последовательностей
SU1658190A1 (ru) Устройство дл контрол монотонно измен ющегос кода
SU1354195A1 (ru) Устройство дл контрол цифровых узлов
SU1535218A1 (ru) Устройство дл телеуправлени
SU847509A1 (ru) Декодер
SU467352A1 (ru) Устройство дл контрол формата сообщений
SU419947A1 (ru) Устройство для регистрации телемеханическойинформации
SU471583A1 (ru) Устройство дл передачи информации из цифровой вычислительной машины в линию св зи
SU1562948A1 (ru) Способ последовательной передачи и приема цифровой информации и устройство дл его осуществлени
SU492041A1 (ru) Устройство дл выделени рекуррентного синхросигнала
SU1478366A1 (ru) Устройство передачи информации псевдослучайными сигналами
SU1341643A1 (ru) Устройство дл контрол информации при передаче
SU1483477A1 (ru) Устройство дл приема последовательности импульсно-временных кодов
SU1241508A1 (ru) Устройство дл передачи сигналов синхронизации
SU1185633A1 (ru) Устройство дл передачи-приема информации
SU860326A1 (ru) Устройство асинхронного сопр жени цифровых сигналов
RU2006955C1 (ru) Система дистанционного управления объектами