SU419947A1 - Устройство для регистрации телемеханическойинформации - Google Patents

Устройство для регистрации телемеханическойинформации

Info

Publication number
SU419947A1
SU419947A1 SU1634540A SU1634540A SU419947A1 SU 419947 A1 SU419947 A1 SU 419947A1 SU 1634540 A SU1634540 A SU 1634540A SU 1634540 A SU1634540 A SU 1634540A SU 419947 A1 SU419947 A1 SU 419947A1
Authority
SU
USSR - Soviet Union
Prior art keywords
information
output
inputs
input
unit
Prior art date
Application number
SU1634540A
Other languages
English (en)
Original Assignee
Т. М. Алиев, А. А. оглы Джавадов, Н. М. оглы зимов Б. О. оглы Ахмедов , С. М. оглы Вахабов
Научно исследовательский , проектный институт комплексной автоматизации нефт ной , химической промышленности
Азербайджанской ССР
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Т. М. Алиев, А. А. оглы Джавадов, Н. М. оглы зимов Б. О. оглы Ахмедов , С. М. оглы Вахабов, Научно исследовательский , проектный институт комплексной автоматизации нефт ной , химической промышленности, Азербайджанской ССР filed Critical Т. М. Алиев, А. А. оглы Джавадов, Н. М. оглы зимов Б. О. оглы Ахмедов , С. М. оглы Вахабов
Priority to SU1634540A priority Critical patent/SU419947A1/ru
Application granted granted Critical
Publication of SU419947A1 publication Critical patent/SU419947A1/ru

Links

Landscapes

  • Dc Digital Transmission (AREA)

Description

1
Предложенное устройство относитс  к области телемеханики и предназначено дл  использовани  в системах централизованного контрол .
Известны устройства дл  регистрации телемеханической информации, содержащие: пускоостанавливающий блок, перва  группа разрешающих выходов которого соединена с соответствующими входами блока пам ти функциональных адресов, а втора  группа разрешающих выходов подключена к первым входам сдвигающих схем совпадени ; генератор импульсов, вход которого соединен с запускающим выходом пускоостанавливающего блока, а первый выход подключен к первому входу пускоостанавливающего блока; тактируюгцие схемы совпадени , в первой из которых один из входов соединен со вторым выходом генератора импульсов; двухвходовой логический элемент «ИЛИ, один из входов которого подключен к выходу первой тактирующей схемы совпадени ; последовательно включенные распределители импульсов, вход первого из которых соединен с выходом двухвходового логического эле1мента «ИЛИ, а продвигающий выход второго подключен ко второму входу лускоостанавливающего блока; блоки пам ти информации, первые входы которых соединены с первой группой разрешающих выходов пускоостанавлива1оп;его блока, а вторые входы
подключены к выходам соответствующих сдвигающих схем совпадени ; блок опроса, информационные входы которого соедннепы с выходами соответствующих блоков пам ти ипформации , а выход подключен к соответствующим входам блока выдачи информации; дещифратор информации, входы которого соединены с выходами блока выдачи информации, первый выход - с третьим вxoдo r пускоостанавливающего блока и с другим входом первой тактируюн;оп схемы совпадени , а второй выход подключен ко входу блока печати, кодирующие схемы совпадени , многовходовые логические элементы «ИЛИ, логический элемент «ИЛИ-НЕ.
Однако нзвестные стропства сложны и недостаточно надежны в работе. Кроме того, в известных устройствах при несовпадении количества разр дов поступающей информации
с колнчеством разр дов регистров блоков пам ти информацин приходитс  прибегать либо к конструктивному изменению блоков пам ти информанни, что вызывает большие эксплуатационные неудобства, либо к пронуску холостых тактов, что отрнцательно сказываетс  на быстроденствнн подобных устройств.
С целью попын1с;п1  надежности работы и быстродеГ1Стви 1 ycipoiiciBa в нем входы кодирующих схем совпадени  соедннены с соответствующимн выходами блока пам тп фупкционалыштх адресов и с соответствующими ка11алы;ыми выходами распределителей импульсов , а выходы подключены к соответствующим входам м оговходовых логических элементов «ИЛИ, входы логического элемента «ИЛИ-НЕ соединены с выходами многовходовых логических элементов «ИЛИ, подключенными к соответствующим входам блока выдачи информации, а выход соединен со вторыми входами сдвигающих схем совпадени  и с управл ющим входом блока опроса, входы второй тактирующей схемы совпадени  подключены к третьему выходу генератора импульсов и к управл ющему выходу нускоостанавливающего блока, а выход соединен с другим входом двухвходового логического элемента «ИЛИ.
Иа чертеже представлена блок-схема предлагаемого устройства, которое содержит: пускоостапавливающий блок 1, блок пам ти функциональных адресов 2, блоки пам ти информации 3-6, сдвигающие схемы совпадени  7 - 74, генератор импульсов 8, тактирующие схемы совпадени  9, 10, двухвходовой логический элемент «ИЛИ 11, распределители импульсов 12, 13, блок коммутации 14 с кодирующими схемами совпадени  15i-164, многовходовыми логическими элементами «ИЛИ 16i-165 и логическим элементом «ИЛИ-ИЕ 17, блок опроса 18, блок выдачи информации 19, дешифратор информации 20, блок печати 21.
Работа происходит следующим образом.
В исходном состо нии с одного из выходов пускоостанавливающего блока 1, служащего дл  синхронизации устройства с внещними блоками и дл  управлени  его внутренними блоками, выдаетс  сигнал «готовность. С приходом сигнала «пуск пускоостапавливающий блок 1 ипульсами с одной из групп разрещающих выходов разрешает прием и запись функциональных адресных и информационных сигналов соответственно в блоке пам ти функциональных адресов 2, выполнеипом па триггерных  чейках, и в блоках пам ти информации 3-6, выполиенных на регистрах сдвига. Кроме того, запускаетс  генератор импульсов 8 и с его выходов имиульсы с двум  разными частотами fi и fz поступают на входы тактирующих схем совпадени  9, 10 дл  продвижени  распределителей импульсов 12, 13. Распределитель импульсов 12  вл етс  распределителем тактов и содержит сдвигающие регистры , количество которых соответствует количеству слогов в регистрируемой группе информации . Распределитель импульсов 13 выполн ет роль распределител  групп и содержит сдвигающие регистры, количество которых определ етс  количеством групп регистрируемой информации.
Частота импульсов fj  вл етс  рабочей и зависит от технической скорости блока печати 21. Более высока  частота импульсов fz предназначена дл  продвижени  распределител  импульсов 12 на холостых тактах.
При каждом импульсе, поступающем на вход распределител  импульсов 12, происходит регистраци  символа в блоке печати 21. Иа одних тактах распределител  импульсов 12 информаци  в двоично-дес тичном коде поступает с выходов блоков пам ти информации через блок опроса 18, блок выдачи информации 19 и дешифратор информации 20. Иа других тактах распределител  импульсов 12, когда в блоке коммутации 14 формируютс  какие-либо признаки, информаци  в п тизначном коде поступает по тому же пути с выходов многовходовых логических элементов «ИЛИ. По окончании каждого цикла распределител  импульсов 12 происходит сдвиг на один канал распределител  импульсов 13. При этом с одного из разрещающего выходов пускоостанавливающего блока 1 через соответствующую сдвигающую схему совпадени  подводитс  сигнал дл  сдвига информации в следующем блоке пам ти информации.
При несовпадении длительности кодовых слов в регистрируемых группах информации, т. е. когда количество разр дов поступающей
информации меньше количества разр дов регистров блоков пам ти информации, или при использовании нескольких масштабов измерени  в блоке коммутации 14 формируетс  признак «холостой такт. Этот признак, как вспомогательна  информаци , поступает на блок выдачи информации 19 и после дешифрации в дешифраторе информации 20 поступает на вход тактирующей схемы совпадени  10, разреша  прохождение импульсов на вход распределител  имнульсов 12 с повышенной частотой fzПредмет изобретени 
Устройство дл  регистрации телемеханической информации, содержащее пускоостанавливающий блок, перва  группа разрешающих выходов которого соединена с соответствующими входами блока пам ти функциональных
адресов, а втора  группа разрешающих выходов подключена к первым входам сдвигающих схем совпадени , генератор имнульсов, вход которого соединен с запускающим выходом пускоостанавливающего блока, а первый выход подключен к первому входу пускоостанавливающего блока, тактирующие схемы совпадени , в первой из которых один из входов соединен со вторым выходом генератора импульсов, двухвходовой логический элемент
«ИЛИ, один из входов которого подключен к выходу первой тактирующей схемы совпадени , последовательно включенные распределители импульсов, вход первого из которых соединен с выходом двухвходового логического
элемента «ИЛИ, а продвигающий выход второго подключен ко второму входу пускооста- , навливающего блока, блоки пам ти информации , первые входы которых соединены с первой группой разрешающих выходов пускоостанавливающего блока, а вторые входы нодключены к выходам соответствующих сдвигающих схем совпадени , блок опроса, информационные входы которого соединены с выходами соответствующих блоков пам ти информации, а выход подключен к соответствующим входам блока выдачи информации, дешифратор информации , входы которого соединены с выходами блока выдачи информации, первый выход - третьим входом цускоостанавливающего блока и с другим входом первой тактирующей схемы совпадени , а второй выход подключен ко входу блока печати , кодирующие схемы совпадени , многовходовые логические элементы «ИЛИ и логический элемент «ИЛИ-НЕ, отличающеес  тем, что, с целью повышени  надежности работы и быстродействи  устройства, в нем входы кодирующих схем совпадени  соединены с соответствующими выходами блока пам ти функциональных адресов и с соответствующими канальными выходами распределителей имнульсов, а выходы подключены к соответствующим входам многовходовых логических элементов «ИЛИ, входы логического элемента «ИЛИ-НЕ соединены с выходами многовходовых логических элементов «ИЛИ, подключенными к соответствующим входам блока выдачи информации, а выход соединен со вторыми входами сдвигающих схем совпадени  и с управл ющим входом блока опроса, входы второй тактирующей схемы совпадени  подключены к третьему выходу генератора импульсов и к управл ющему выходу пускоостанавливающего блока, а выход соединен с другим входом двухвходового логического элемента «ИЛИ.
JomnSHOCjnt
SU1634540A 1971-03-03 1971-03-03 Устройство для регистрации телемеханическойинформации SU419947A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1634540A SU419947A1 (ru) 1971-03-03 1971-03-03 Устройство для регистрации телемеханическойинформации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1634540A SU419947A1 (ru) 1971-03-03 1971-03-03 Устройство для регистрации телемеханическойинформации

Publications (1)

Publication Number Publication Date
SU419947A1 true SU419947A1 (ru) 1974-03-15

Family

ID=20469084

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1634540A SU419947A1 (ru) 1971-03-03 1971-03-03 Устройство для регистрации телемеханическойинформации

Country Status (1)

Country Link
SU (1) SU419947A1 (ru)

Similar Documents

Publication Publication Date Title
SU419947A1 (ru) Устройство для регистрации телемеханическойинформации
SU1084775A1 (ru) Устройство дл ввода информации
SU401999A1 (ru) Устройство сопряжения
SU578670A1 (ru) Приемное устройство цикловой синхронизации
SU1319027A1 (ru) Генератор случайных сочетаний
SU1728975A1 (ru) Устройство выбора каналов
SU383042A1 (ru) Формирователь кодовых комбинаций
SU1297032A1 (ru) Распределитель импульсов
SU1059559A1 (ru) Устройство дл ввода информации с дискретных датчиков
SU450156A1 (ru) Распределитель импульсов
SU1141583A1 (ru) Стартстопное приемное устройство
SU553609A1 (ru) Устройство св зи
SU1126951A1 (ru) Генератор цепи Маркова
SU424234A1 (ru) Сдвигающий регистр
SU463234A1 (ru) Устройство делени времени циклов на дробное число интервалов
SU1406739A1 (ru) Генератор псевдослучайных последовательностей
SU1508213A1 (ru) Устройство дл фиксации сбоев
SU1689948A1 (ru) Генератор случайных чисел
SU790304A1 (ru) Коммутатор
SU525948A1 (ru) Устройство дл перебора сочетаний
SU1716515A1 (ru) Устройство циклического приоритета
SU1275427A1 (ru) Устройство дл вычислени минимального покрыти
RU1786675C (ru) Устройство дл цикловой синхронизации
SU1185365A1 (ru) Устройство дл передачи и приема информации
SU1383369A1 (ru) Генератор кодовых колец