RU1815647C - Перестраиваемое логическое устройство - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и микроэлектронике, предназначенодл  построени 1 многофункциональных устройств обработки информации. Целью изобретени   вл етс  повышение надежности за счет поочередного программировани  функций преобразователей низших уровней и множества их допустимых св зей. Поставленна  цель достигаетс  тем. что в устройство, содержащее коммутационный блок, группу перестраиваемых логических блоков, введены первый, второй блоки управлени  и р д новых св зей , что в своей совокупности обуславливает получение положительного эффекта. 2 з.п.ф-лы, 6 ил. ел с

Description

Изобретение относитс  к вычислительной технике и микроэлектронике и может быть использовано при построении многофункциональных устройств обработки информации .

Целью изобретени   вл етс  повышение надежности устройства за счет поочередного программировани  функций преобразователей низших уровней и множества их допустимых св зей.

На фиг. 1 изображена структурна  схема устройства; на фиг.2 - пример реализации коммутационного блока; на фиг.З - перестраиваемого логического блока; на фиг.4 - первого блока управлени ; на фйг.5 - второго блока управлени : на фиг.6 - временные диаграммы работы устройства.

Устройство (см.фиг. 1) содержит коммутационный блок 1. группу перестраиваемых логических блоков 2.1...2.М, первый блок 3 управлени , второй блок 4 управлени , вход 5 настроечной информации устройства, вход 6 разрешени  записи в устройство настроечной информации, входные и выходные контакты 7, вход 8 разрешени  настройки устройства, входные и выходные контакты 9 устройства.

Коммутационный блок (см.фиг.2) содержит N блоков 1.1 .„ 1 .N коммутации, содержащих адресный селектор 10, элемент И 11, регистр 12, дешифратор 13, группу двунаправленных ключей 14.1...14.Р.

Перестраиваемый логический блок 2.1...2.М (см.фиг.З) содержит адресный селектор 15, элемент И 16, регистр 17, дешифратор 18, узел 19 программируемой логики.

Блок 3 управлени  (см.фиг.4) содержит генератор 20, импульсов, счетный триггер 21, первый элемент И 22. счетчик 23 импульсов , оперативное запоминающее устройство (ОЗУ) 24, второй элемент И 25, элемент задержки 26.

Блок 4 управлени , (см.фиг.5) содержит счетчик 27 импульсов, ОЗУ 28, первый элемент И 29, второй элемент И 30, элемент 31 задержки.--

оо

ел о

VJ

На фиг.6 изображены сигналы: фиг.ба - на выходе генератора 20; фиг.бб - на пр мом выходе триггера 21; фиг.бв - на выходе элемента И 22; фиг.бг- на инверсном выходе триггера 21.

Изображены также линии (шины) 32...41 св зей устройства.

Шины 32, 33 соедин ют информационные входы, выходы блоков 2.1...2.М с контактами 7 коммутационного блока 1, шина 34 соедин ет вход 5 устройства с первыми входами блоков 3, 4, лини  35 соедин ет вход 6 устройства с вторыми входами блоков 3, 4, линии 36 и 37 соедин ют, соответственно , 1,3 и 2,4 входы блоков управлени , линии 38 и 40 подключены к входам записи, соответственно, М блоков 2.1 ...2.М и коммутационного блока, шины 39,40 подключены к входам настроечной информации, соответственно , М блоков 2,1...2.М и коммутационного блока.

Коммутационный блок 1 предназначен дл  организации св зей между входными 33 и выходными 32 шинами блоков 2.1...2.М, а также приема и выдачи входных и выходных сигналов синтезированного устройства.

Перестраиваемые логические блоки 2.1 ...2.М предназначены дл  реализации логических функций выбранного логического базиса например, нулевого - элементы И, ИЛИ, НЕ.

Блоки 3 и 4 управлени  предназначены дл  запоминани  и выдачи кодов настроечной информации, соответственно, блоков 2.1...2.Ми коммутационного блока 1.

Селекторы 10 и 15 предназначены, соответственно; дл  селекции блока 1.1...1.N коммутации и М логического блока 2.1 ...2.М.

Двунаправленные ключи 14.1...14.Р предназначены дл  организации св зей между логическими блоками 2.1...2.М устройства .

Узел 19 служит дл  программировани  и реализации фиксированного набора логических функций выбранного базиса проектировани . Формируемый дешифратором 18 код определ ет функциональную настройку узла 19.

Генератор 20 служит дл  формировани  счетных импульсов, используемых дл  формировани  адресов данных ОЗУ 24, 28 и сигналов записи кодов Данных в регистры 12, 17 (сигнал 1 на входе 8, разрешает его работу).

Счетчики 23. 27 предназначены дл  формировани  адресов записи и чтени  данных в ОЗУ 24, 28. Коэффициент пересче0

та счетчиков равен длине программы настройки блоков 1, 2.

ОЗУ 24 служит дл  хранени  кодов настройки логических блоков 2,1...2.М, ОЗУ 28; двунаправленных ключей 14.1...14.Р. Код настройки содержит адресную часть (в соответствии с которой осуществл етс  выборка блоков 2.1...2.М и ключей 14.1...14.Р)и кодовую (она определ ет функции блоков 2.1...2.М и св зи коммутационной системы

1).

Шина 42 служит дл  передачи входных и выходных сигналов синтезированного усп тройства.

Ключи 14.1...14.Рблоков 1.1...1.М соединены по схеме, обеспечивающей полнодоступное соединение контактов коммутационного блока.

0 В начальный момент времени триггер 21 находитс  в состо нии 1, адресные селекторы 10, 15, первые входы счетчиков 23- 27 - в состо нии 1, вторые выходы счетчиков 23-27 - в состо нии 1, на выхо5 де 6,8 подан уровень О.

Устройство работает следующим образом .

Существует два режима работы: запись программы настройки и

0 Программирование конфигурации. Запись программы настройки. В этом режиме работы производитс  запись в ОЗУ 24, 28 кодов настройки блоков , 2.1...2.М. На вход 6 разрешени  записи и

5 вход разрешени  настройки подаютс  сигналы уровн  1, а на входе 5 настроечной информации устанавливаетс  первое слово параллельного кода настройки блоков 2.1...2.М. Генератор 2 формирует первый счетный импульс (см.фигба), который через элемент И 22 (на вторых, третьих входах которого находитс  уровень 1) поступает на вход счетчика 23. Счетчик 23 формирует

5 адрес  чейки ОЗУ 24, в которую будет записан код настройки, поданный на вход 5. Передний фронт счетного импульса с выхода элемента И 22 через элемент И 25 стробиру- ют поступившую информацию в выбранную

0  чейку ОЗУ 24. Задний фронт сформированного генератором 20 импульса сбрасывает триггер 21 (см.фиг.66), сигнал с пр мого выхода которого блокирует прохождение через элемент И 22 (см.фиг.бв) следующего

5 счетного импульса, а сигнал 1 с инверсного выхода триггера 21 (см.фиг.бг) разрешает прохождение счетных импульсов через элемент И 29.

На вход 5 настроечной информации подаетс  код настройки св зей N блока

0

1.1...1.N коммутации коммутационного блока 1. Второй счетный импульс с выхода генератора 20 через элемент И 29 поступает на вход счетчика 27. Счетчик 27 формирует первый адрес  чейки пам ти ОЗУ 28. а передний фронт счетного импульса генератора 20 через элементы И 29,30 стробирует поступившую информацию в выбранную  чейку ОЗУ 28.

Следующий формируемый генератором 20 импульс устанавливает триггер 21 в 1 и повтор ютс  описанные выше процессы формировани  адреса  чейки ОЗУ и записи кода настройки блоков 2.1...2.М в ОЗУ 24. После записи в ОЗУ 24 и 28 последнего информационного слова на втором выходе счетчиков 23 и 27 по вл ютс  сигналы уровн  О, блокирующие похождение счетных импульсов через элементы И 22 и запрещающие формирование следующих адресов  чеек ОЗУ 24,28. На этом запись программы настройки в ОЗУ 24, 28 оканчиваетс , с выходов б, 8 снимаютс  сигналы уровн  1.

Программирование конфигурации.

В этом режиме работы коммутационный блок 1 и перестраиваемые логические блоки 2.1...2.М программируютс  в соответствии с программой настройки, записанной в ОЗУ 24,28. Программирование конфигурации синтезируемого устройства завершаетс  после выборки всей записанной в ОЗУ 24, 28 программы.

Производитс  начальна  установка триггера 21 и счетчиков 23. 27. Далее, на вход 8 разрешени  настройки подаетс  уровень 1, разрешающий работу генератора 20. Первый сформированный генератором 20 счетный импульс через элемент И 22 (на вторых, третьих выходах которого находитс  уровень 1) подаетс  на вход счетчика 23, который формирует адрес  чейки пам ти , хран щей код настройки М блока 2.1...2.М. В соответствии со сформированным адресом на выходе ОЗУ 24 по вл етс  код настройки М блока 2. который по шине 39 поступает на входы селекторов 15 блоков 2.1...2.М. В соответствии с адресной частью поступившего кода на выходе М селектора 15 устанавливаетс  уровень 1. Одновременно с этим, сформированный генератором 20 импульс, через элемент задержки 26 (на втором входе которого находитс  разрешающий уровень О) поступает на входы записи блоков 2.1...2.М. В М блоке 2 он проходит через элемент И 16 (на второй вход которого с выхода селектора 15 подан уровень 1) и стробирует в соответствующий регистр 17 код настройки узла 19. На

0

5

0

5

0

5

0

5

0

5

выходе дешифратора 18 устанавливаетс  код. определ ющий функции М узла 19 программируемой логики. Задний фронт сформированного генератора 20 импульсов сбрасывает триггер 21, сигнал с пр мого выхода которого блокирует прохождение следующего счетного импульса через элемент И 22, а сигнал 1 с инверсного выхода триггера 21 разрешает прохождение счетных импульсов через элемент И 29.

Генератор 20 формирует второй счетный импульс, который через элемент И 29° поступает на вход счетчика 27. На выходе счетчика 27 устанавливаетс  первый адрес  чейки пам ти, хран щей код настройки св зей М блока 2.1, который по шине 41 поступает на вход коммутационной системы 1. В соответствии с адресной частью поступившего кода на выходе соответствующего М селектора 10 устанавливаетс  уровень 1. Одновременно с этим, сформированный генератором 20 импульс проходит через элемент задержки 32 (на втором входе которого находитс  разрешающий уровень 1) и по линии 40 поступает на вход записи коммутационного блока 1. В М блоке 1 коммутации сигнал записи проходит через элемент И 11 (на второй выход которого с выхода селектора 10 подан уровень 1). стробирует в М регистр 12, выбранный из ОЗУ 28 код настройки, а дешифратор 13 формирует соответствующий поступившему коду код настройки ключей 14.1...14.Р.

Далее повтор ютс  вышеописанные процедуры поочередного программировани  функций логических блоков 2.1...2.М и блоков коммутации 1.1...1.N, позвол ющие сформировать элементный базис синтезируемого устройства и образовать необходи- мые св зи между его логическими элементами. В ходе программировани  св зей с помощью ключей 14.1...14.Р производитс  подключение входных и выходных контактов 9 устройства к необходимым входам и выходам синтезируемой схемы. На этом синтез цифрового устройства окончен и оно готово к работе.

Claims (3)

1. Перестраиваемое логическое устройство содержащее коммутационный блок, группу перестраиваемых логических блоков , выходы и входы данных которых соединены с соответствующими входами и выходами коммутационного блока, отличающеес  тем, что, с целью повышени  надежности устройства, в него введены

первый, второй блоки управлени , первые, вторые входы которых  вл ютс  соответственно , входами настроечной информации, разрешени  записи устройства, первый, второй тактовые выходы первого блока управлени  соединены, соответственно, с третьими и четвертым входами второго блока управлени , выходы записи, настроечной информации первого и второго блоков управлени  соединены соответственно с одноименными входами перестраиваемых логических блоков группы и коммутационного блока, причем, третий вход первого блока управлени   вл етс  входом разрешени  настройки устройства, а входные и выходные контакты перестраиваемой интегральной схемы подключены к соответствующим контактам коммутационного блока, группа входов-выходов которого  вл етс  группой входов-выходов данных устройства.

2. Устройство поп.1,отличающее- с   тем, что, первый блок управлени  содержит генератор импульсов, выход которого соединен с синхровходом счетного триггера и первым входом первого элемента И, выход которого соединен с синхровходом счетчика импульсов, оперативного запоминающее устройство, второй элемент И, элемент задержки , причем, первый выход счетчика импульсов подключен к второму входу первого элемента И, выход которого соединен с первыми входами элемента задержки и второго элемента И, вторые входы которых объединены и соединены с вторым входом блока, выход второго элемента И подключен к входу записи оперативного запоминающего ус

тройства, информационный вход которого  вл етс  первым входом блока, а выход генератора импульсов, инверсный выход счетного выхода триггера и выходы элемента

задержки и оперативного запоминающего устройства  вл ютс , соответственно первым , вторым тактовыми выходами и выходами записи, настроечной информации блока, вход генератора импульсов  вл етс  третьим входом блока, пр мой выход счетного триггера соединен с третьим входом первого элемента И. второй выход счетчика им- . пульсов соединен с адресным входом оперативного запоминающего устройства.

3. Устройство по п.1, о т л и ч а ю щ е е- с   тем. что второй блок управлени  содержит счетчик импульсов, первый выход которого соединен с адресным входом

оперативного запоминающего устройства, и первый, второй элементы И, элемент задержки , причем, второй выход счетчика импульсов , соединен с первым входом первого элемента И. выход которого св зан со счетным входом счетчика импульсов, первыми входами элемента задержки и второго элемента И, выход которого соединен с входом записи оперативного запоминающего устройства , информационный вход которого,

объединенные вторые входы элемента задержки и второго элемента И, а также второй , третий входы первого элемента И соединены с первого по четвертый входами блока, выходы оперативного запоминающего устройства и элемента задержки  вл ютс , соответственно, выходами настроечной информации и записи блока.

Sujf

Рег г

М

фцгЗ

Фиг.4

28

/.

Щи г. 5

a. 5

(риг. 6