SU1381592A1 - Устройство дл программировани микросхем пам ти - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, а именно к управл ющим устройствам программировани , и может быть использовано при программировании интегральных микросхем типа программируемых логических матриц (ПЛМ). Целью изобретени   вл етс  расширение области применени  за счет обеспечени  возможности Программировани  ПЛМ и повышени  быстродействи  устройства. Поставленна  цель достигаетс  за счет введени  п ти счетчиков 12-16, п ти блоков 19-23 сравнени , трех регистров 6, 7 и 8, двух блоков 17 и 18 пам ти, мультиплексора 24, второго блока 10 ключей и дешифратора 25. 7 ил.

Description

оо 00

ел

;о 1C

Изобретение относитс  к вычислительной технике, а именно к управл ющим устройствам программировани , и может быть использовано при программировании интегральных микросхем типа программируемых логических матриц (ПЛМ).

Цель изобретени  - расширение об- ластн применени  за счет возможности программировани  ПЛМ и повышени  быстродействи  устройства.

На фиг. 1 дана структурна  схема устройства; на фиг. 2 - то же, схема блока формировани  напр жений; на фиг. 3-7 - алгоритм работы устройства.

Устройство содержит блок 1 формировани  напр жени , первый 2 и второй 3 компараторы, первый 4, второй 5, третий 6, четвертый 7 и п тый 8 регистры, первый 9 и второй 10 блоки ключей, источник 11 опорного напр жени , первый 12, второй 13, третий 14, четвертый 15 и п тый 16 счетчики, первый 17 и второй 18 блоки пам ти, первый 19, второй 20, третий 21, четвертый 22 и п тый 23 блоки сравнени , мультиплексор 24, дешифратор 25, контактный разъем 26, цифроаналоговый преобразователь 27, шину 28 данных и шину 29 управлени .

Блок 1 формировани  напр жени  содержит первый 30, второй 31 и третий 32 блоки регистров, блок 33 цифроаналого- вых преобразователей, коммутатор 34, блок 35 усилителей и блок 36 конденсаторов .

Устройство работает следующим образом.

Устройство шиной 28 данных и шиной 29 управлени  подключают к цифровой вычислительной машине (ЦВМ) Данные и сигналы управлени  дл  программировани  микросхем от ЦВМ в устройство поступают по шине 28 данных и шине 29 управлени . Обращение к устройству от ЦВМ начинаетс  с передачи в устройство команды, по которой осуществл ют калибровку амплитуды и установку длительности фронтов импульсов воздействи . Дл  калибровки амплитуды импульсов воздействи  в первый регистр 4 с шины 28 данных по второй группе информационных входов записывают код необходимой амплитуды, а в первый блок 30 регистров блока 1 формировани  напр жени  по первой группе информационных входов записывают последовательность нарастающих кодов. Потенциал с выхода цифроаналогового преобразовател  27, пропорциональный коду, записанному в первый регистр 4, поступает на четвертый вход первого компаратора 2. Одновременно код, записанный в первый блок 30 регистров, переписывают во второй блок 31 регистров и преобразуют в потенциал в блоке 33 цифро- аналоговых преобразователей, с выхода которого через блок 35 усилителей потенциал поступает на третий вход первого компаратора 2. Путем контрол  сигнала с выхода первого компаратора 2 ЦВМ устанавливает

точный код необходимой амплитуды импульсов воздействи , который запоминаетс  в первом блоке 30 регистров блока 1 формировани  напр жени . Установку необходимых

длительных фронтов импульсов воздействи  также осуществл ют по микрокоманде из ЦВМ. В третий блок 32 регистров по первой группе информационных входов записывают код, по которому коммутатор 34 подключает соответствующие конденсаторы из блока 36 конденсаторов к входам блока 35 усилителей. После калибровки блока 1 формировани  напр жени  переход т к выполнению программы программировани  микросхем . Дл  этого в контактный разъем 26

устанавливают программируемую микросхему .

По команде, поступающей на входы управлени  записи и считывани  устройства, в первый блок пам ти 17 по третьей группе информационных входов загрузки данные

0 о состо нии плавких перемычек конъюнкто- ров матрицы И, во второй блок пам ти 18 по п той группе информационных входов загружают данные о состо нии дизъюнкто- ров матрицы ИЛИ, последовательно нара5 пшва  состо ние первого счетчика 12. По окончании загрузки код количества програм- мируемы.х конъюнкторов из первого счетчика 12 переписывают в четвертый счетчик 15. В третий регистр 6 по четвертой группе информационных входов записывают

0 код общего числа конъюнкторов в програм- .мируемой микросхеме. В четвертый регистр 7 по команде на вход разрешени  записи записывают код состо ни  перемычек выходного каскада с шестой группы информационных входов устройства.

5 После загрузки необходимых данных в устройство из ЦВМ подаетс  ко.манда запуска программировани . По этой команде состо ние второго счетчика 13, третьего счетчика 14 и п того счетчика 16 устанавливают в «О по установочному входу. Нулевое состо ние третьего счетчика 14 определ ет режим программировани  микросхемы . С первого счетчика 12 выбирают адрес выборки данных из первого 17 и второго 18 блоков пам ти дл  первого конъюнктора.

5 Второй счетчик 13 задает адрес первой перемычки в конъюнкторе, а п тый счетчик 16 через первый блок 9 ключей по входу управлени  выборкой адреса определ ет но- .мер первого физического конъюнктора в микросхе.ме. В слове данных, выбранном в

0 первом блоке 17 пам ти, имеетс  информаци  о состо нии каждой перемычки данного конъюнктора. Мультиплексор 24 по адресу из второго счетчика 13 выбирает биты, соответствующие первой выбранной паре перемычек. Дл  остальных перемычек вы5 бранной конъюнкции дешифратор 25 по сигналам второго счетчика 13 и третьего счетчика 14 через второй блок 10 ключей задает напр жение, запрещающее плавление пере0

мычек. По сигналу второго регистра 5, поступающему на вход режима блока 1 формировани  напр жени , он задает импульс возмущени  на выбранную перемычку программируемой микросхемы. Последовательно по сигналам второго счетчика 13 задаютс  импульсы воздействи  на все остальные перемычки выбранного конъюнктора. По сигналу второго регистра 5 первый блок 9 ключей подключает программируемую конъюнкцию к первому входу второго компаратора 3, на втором входе которого действует сигнал с выхода источника 11 опорного напр жени . Результат сравнени  с выхода второго компаратора 3 поступает в п тый регистр 8. С выхода п того регистра 8 код состо ни  программируемой конъюнкции поступает на второй вход второго блока 20 сравнени  и сравниваетс  в нем с кодом с выхода первого блока пам ти. 17. Если какую-либо перемычку в программируемой конъюнкции не удалось расплавить и в микросхеме имеютс  свободные конъюнкторы. Эту конъюнкцию необходимо исключить. Дл  этого в четвертом блоке 22 сравнени провер ют сохранились Ли целыми обе перемычки дл  любой входной переменной. Если в программируемой конъюнкции дл  какой-нибудь входной переменной остались обе перемычки целыми , то данный конъюнктор никогда не будет выбран и его можно оставить. Если в программируемой конъюнкции нет ни одной пары целых перемычек, то этот конъюнктор необходимо исключить. Дл  этого необходимо расплавить все перемычки дизъюнкто- ров дл  выбранного конъюнктора.

Если это не удалось сделать, необходимо браковать данную микросхему. Если удалось исключить незапрограммированную конъюнкцию и в микросхеме имеютс  свободные конъюнкторы, эти же данные размещают в другом конъюнкторе. Дл  этого в п том блоке 23 сравнени  сравнивают код количества программируемых конъюнкто- ров с выхода четвертого счетчика 15 с кодом общего количества конъюнкторов в микросхеме с выхода третьего регистра 6. При наличии свободных конъюнкторов сигнал с выхода п того блока 23 сравнени  по второму контрольному выходу поступает в ЦВМ. Из ЦВМ по установочному входу содержимое п того счетчика 16 наращивают на единицу. По адресу из п того счетчика 16 первый блок ключей 9 выбирает очередной конъюнктор и данные о состо нии перемычек из первого блока пам ти 17 по прежнему адресу, заданному из первого счетчика 12, занос т в программируемую микросхему . Результат программировани  сравнивают во втором блоке 20 сравнени .

Если программирование конъюнкторов прощло успещно, по сигналу второго блока сравнени  20 с второго контрольного выхода поступающего в ЦВМ, ЦВМ переводит

0

устройство в режим программировани  перемычек дизъюнкторов. П тый счетчик 16 через второй блок 10 ключей задает код физического конъюнктора. По сигналу из второго счетчика 13 третий счетчик 14 переводит второй регистр 5 в режим программировани  матрицы ИЛИ. Данные о состо нии перемычек программируемых дизъюнкторов по команде из второго регистра 5 поступа0 ют в микросхему через первый блок 9 ключей из второго блока 18 пам ти по адресу, заданному с выхода первого счетчика 12. По сигналу с первого выхода второго регистра 5 блок I формировани  напр жений 1 задает на выбранную перемычку програм .мируемого дизъюнктора импульс воздействи . В первом блоке 19 сравнени  сравнивают код состо ни  перемычек запрограммированных дизъюнкторов с кодом с выхода второго блока 18 пам ти. Если какую-нибудь перемычку в программируемых дизъюнкто- рах не удалось расплавить и имеютс  свободные конъюнкторы, устройство заносит информацию по другому адресу. Если удалось расплавить нужные перемычки дизъюнкторов , переход т к программированию

5 следующего конъюнктора. Дл  этого увеличивают на единицу содержимое первого счетчика 12 и содержимое п того счетчика 16, а третий счетчик 14 устанавливают в состо ние , соответствующее программированию конъюнкторов.

0

Устройство работает до полного использовани  предназначенных программированию данных. Сигнал об окончании программировани  конъюнкторов и дизъюнкторов с третьего выхода первого счетчика 12 по

5 выходу останова устройства поступает на щину 29 управлени  и далее в ЦВМ. Из ЦВМ на шину 29 управлени  поступает команда , по которой устройство переходит в режим программировани  перемычек вы ходных каскадов. Информаци  о состо нии перемычек выходных каскадов поступает с выхода четвертого регистра 7. Контроль состо ни  программируемых перемычек выходных каскадов производ т в третьем блоке 21 сравнени . Если кака -либо перемычка

5 выходного каскада оказалась не расплавленной , микросхему бракуют. После окончани  программировани  в п том регистре 8 записано состо ние запрограммированной микросхемы. По команде из ЦВМ содержимое п того регистра 8 по седьмому конт0 рольному выходу считываетс  в ЦВМ. Эти данные используют дл  определени  состо ни  микросхемы до программировани  и после программировани  или при копировании записанной в микросхеме информации . При программировании свободных

5

 чеек в запрограммированной микросхеме в первый счетчик 12 по седьмой группе информационных входов из ЦВМ записывают адреса свободных  чеек в микросхеме и

далее устройство работает как было описано выше.

Использование предлагаемого изобретени  позвол ет расширить область применени  и повысить производительность при массовом программировании или копировании ПЛМ.

Формула изобретени 

Устройство дл  программировани  микросхем пам ти, содержащее блок формировани  напр жений, первый и второй компараторы , первый и второй регистры, цифро- аналоговый преобразователь, первый блок ключей, источник опорного напр жени , выход которого подключен к второму входу второго компаратора, первый вход которого соединен с выходом первого блока ключей и  вл етс  первым программируюш.им выходом устройства, вход режима первого блока ключей соединен с вторым выходом второго регистра, первый выход которого соединен с входом режима блока формировани  напр жени , первый выход которого соединен с вторым входом первого компаратора и  вл етс  входом разрешени  программировани  устройства, второй выход - с третьим входом первого компаратора и входом напр жени  первого блока ключей, второй вход блока формировани  напр жени   вл етс  входом установки и записи устройства , группы информационных входов блока формировани  напр жени  и первого регистра  вл ютс  первой и второй группой информационных входов устройства, входы управлени  записью первого и второго регистров  вл ютс  первым и вторым входами разрешени  записи устройства, первый вход первого компаратора  вл етс  входом разрешени  выдачи устройства, а выход - первым контрольным выходом устройства, четвертый вход первого компаратора соединен с выходом цифроаналогового преобразовател , вход которого соединен с выходом первого регистра, отличающеес  тем, что, с целью расширени  области применени  за счет обеспечени  возможности программировани  програ ймировани  логических матриц и повышени  быстродействи  устройства , в него введены п ть счетчиков, п ть блоков сравнени , три регистра, два блока пам ти, мультиплексор, второй блок ключей и дешифратор, первый и второй входы которого соединены соответственно с первыми выходами второго и третьего счетчиков , вторые выходы которых соединены соответственно с входами управлени  выборкой мультиплексора и информационным входом второго регистра, выходы мультиплек

5

сора, дешифратора и третий выход второго регистра соединены с соответствующими информационными входами второго блока ключей , выход которого  вл етс  вторым программирующим выходом устройства, а вход напр жени  соединен со вторым выходом блока формировани  напр жени , третий выход второго счетчика соединен с информационным входом третьего счетчика, информационный вход мультиплексора соединен с выходом первого блока пам ти и с первым входом второго блока сравнени , группа информационных входов первого блока пам ти  вл етс  третьей группой информационных входов устройства, информационг ные входы третьего регистра  вл ютс  четвертой группой информационных входов устройства, адресные входы первого и второго блоков пам ти соединены с первым выходом первого счетчика, второй выход которого соединен с информационным входом четверто0 го счетчика, установочные входы счетчиков  вл ютс  установочными входами устройства , третий выход первого счетчика  вл етс  выходом останова устройства, выходы четвертого счетчика и третьего регистра соедииены соответственно с первым и вторым входами п того блока сравнени , выход которого  вл етс  вторым контрольным выходом устройства , выход п того счетчика соединен с входами управлени  выборкой адреса тервого и второго ключей, второй вход втоQ рого блока сравнени  соединен с выходом п того регистра и входом четвертого блока сравнени , выходы второго и четвертого блоков сравнени   вл ютс  третьим и четвертым контрольными выходами устройства, выход второго компаратора соединен с ин5 формационным входом п того регистра и с первыми входами первого и третьего 6vioKOB сравнени , вторые входы которых соединены соответственно с выходами второго блока пам ти и с первым информационным входом первого блока ключей, выходом чет0 вертого регистра и вторым информационным входом первого блока ключей, выходы первого и третьего блоков сравнени   вл ютс  соответственно п тым и шестым контрольными выходами устройства, вход разре , шени  блоков пам ти  вл ютс  входами управлени  записи и считывани  устройства, выходы п того регистра  вл ютс  седьмым контрольным выходом устройства, информационные входы второго блока пам ти, четвертого регистра и первого счетчика  вл 0 ютс  п той, шестой и седьмой группами информационных входов устройства, входы управлени  записью с третьего по п тый регистры  вл ютс  соответственно третьим, четвертым и п тым входами разрешени  записи устройства.

Прием Koda состгч- ни  Sbixodai f pt - гистр 1

пшрослемы mnnmj

Прием слаба nwa ний конъюнктпр. пан  г б 17

Прием CAoSo сое -ю  ни  дизъюнитср S 1 К пам ть 18.

Нет

ФигЗ

CSpoc счетчика 16 (00/

c femwнoff 11J (00)

BbiSop daHHbi f. дл  прогр. (онъюнктора

12 - /7- 2

8ы$ор нонъюнкпюра

16- 9-26

Вы5ор перемычки. J3

Вк/ ючение реж. проер. конъюнктора 5.1

Подача импульса программировани  6 1

Выключение реж. прогр. конъюнкто- ра 5,1

Включение режима контрол  перемычек конъюнктора ,7

Нет

Счетчик /J /Л-/

Нет /tovj/flwr- тор запрограмми ю8ан

Ш

ФигМ

Вы5ор данных дл  прогр. дизъюнктороб /2

Выдор конъюнктора

миеВы5ор дизъюнмтора

Включение реж. прогр. дизъюннто- ро8 J,;

Подача импульса программиробани  6 1

Выключение реж. прогр. дизъюнкто- poS 5,1

Включение реж. контрол  перемычек дизъюнктороб 5i I

Нет

Счетчики. 12 12- J 16 16 + 1

Нет

Программирование матриц И и ИЛИ закончено успешно

Фаг. 5

Счепт ик 75 /5-h /

Нет Имеютс 

Свободные конънш торы 23

Имеетс  пара целых пе- оемычек 22,

конъюнктора

Вилнзчение режима программировани  диэюонктороб 5,1

Плав тс  все перемычки дизнзнк- торов

Да

Фиг. 6

Дедзектный конънктор исключен

Счетчик. /5 /5 + /

Перемд к 2д) с/ едующецу свободному конъюктору

Исклнгчение десректного конъюнктора недозможно

Включение реж. программировани  оышныу. каскадоВ

Выбор данныу. из регистра 7

Подача импульсоВ программировани 

Включение реж. контрол  перемычек выходных каскадов

Сообщение НЕГОДЕН

Чтение, матрицы конънкторов, передача 8 ЦВМ

Чтение матрицы дизъюнктороо, передача б ЦВМ

Чтение состо ни  вы}(одны перемычек , передача в ЦВМ

Сообщение ГОДЕН

Claims (1)

1. Формула изобретения

   Устройство для программирования микросхем памяти, содержащее блок формирования напряжений, первый и второй компараторы, первый и второй регистры, цифроаналоговый преобразователь, первый блок ключей, источник опорного напряжения, выход которого подключен к второму входу второго компаратора, первый вход которого соединен с выходом первого блока ключей и является первым программирующим выходом устройства, вход режима первого блока ключей соединен с вторым выходом второго регистра, первый выход которого соединен с входом режима блока формирования напряжения, первый выход которого соединен с вторым входом первого компаратора и является входом разрешения программирования устройства, второй выход — с третьим входом первого компаратора и входом напряжения первого блока ключей, второй вход блока формирования напряжения является входом установки и записи устройства, группы информационных входов блока формирования напряжения и первого регистра являются первой и второй группой информационных входов устройства, входы управления записью первого и второго регистров являются первым и вторым входами разрешения записи устройства, первый вход первого компаратора является входом разрешения выдачи устройства, а выход — первым контрольным выходом устройства, четвертый вход первого компаратора соединен с выходом цифроаналогового преобразователя, вход которого соединен с выходом первого регистра, отличающееся тем, что, с целью расширения области применения за счет обеспечения возможности программирования программирования логических матриц и повышения быстродействия устройства, в него введены пять счетчиков, пять блоков сравнения, три регистра, два блока памяти, мультиплексор, второй блок ключей и дешифратор, первый и второй входы которого соединены соответственно с первыми выходами второго и третьего счетчиков, вторые выходы которых соединены соответственно с входами управления выборкой мультиплексора и информационным входом второго регистра, выходы мультиплек сора, дешифратора и третий выход второго регистра соединены с соответствующими информационными входами второго блока ключей, выход которого является вторым программирующим выходом устройства, а вход напряжения соединен со вторым выходом блока формирования напряжения, третий выход второго счетчика соединен с информационным входом третьего счетчика, информационный вход мультиплексора соединен с выходом первого блока памяти и с первым входом второго блока сравнения, группа информационных входов первого блока памяти является третьей группой информационных входов устройства, информационные входы третьего регистра являются четвертой группой информационных входов устройства, адресные входы первого и второго блоков памяти соединены с первым выходом первого счетчика, второй выход которого соединен с информационным входом четвертого счетчика, установочные входы счетчиков являются установочными входами устройства, третий выход первого счетчика является выходом останова устройства, выходы четвертого счетчика и третьего регистра соединены соответственно с первым и вторым входами пятого блока сравнения, выход которого является вторым контрольным выходом устройства, выход пятого счетчика соединен с входами управления выборкой адреса первого и второго ключей, второй вход второго блока сравнения соединен с выходом пятого регистра и входом четвертого блока сравнения, выходы второго и четвертого блоков сравнения являются третьим и четвертым контрольными выходами устройства, выход второго компаратора соединен с информационным входом пятого регистра и с первыми входами первого и третьего блоков сравнения, вторые входы которых соединены соответственно с выходами второго блока памяти и с первым информационным входом первого блока ключей, выходом четвертого регистра и вторым информационным входом первого блока ключей, выходы первого и третьего блоков сравнения являются соответственно пятым и шестым контрольными выходами устройства, вход разрешения блоков памяти являются входами управления записи и считывания устройства, выходы пятого регистра являются седьмым контрольным выходом устройства, информационные входы второго блока памяти, четвертого регистра и первого счетчика являются пятой, шестой и седьмой группами информационных входов устройства, входы управления записью с третьего по пятый регистры являются соответственно третьим, четвертым и пятым входами разрешения записи устройства.

   φυ?2

   Фиг 3

   ФигУ

   Фиг. 5 невозможно

   Фиг. 6

   Фиг.7