JPS61160900A - Ｒａｍの書込み読出し回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の口約 産業上の利用分野 本発明は、各種情報処理装置において高速の書込み読出
し用記憶装置として使用されるＲＡＭの書込み読出し回
路に関するものである。

従来の技術 ＲＡＭ　（ランダムアクセス・メモリ）においては、メ
モリアレイ内に実際に書込まれるデータの状Ｂ（ハイま
たはローの状態、以下「極性」と称する）は、外部から
与えた書込みデータの極性とは必ずしも一致しせず、書
込みアドレスと書込みデータの極性に応じて反転されて
書込まれる場合がある６例えば、外部から与えた書込み
データが”　０　”　　（Ｏｖｏｌｔ）の場合、Ｏ番地
には“０”として書込まれ、１番地には１１”　（５ｖ
ｏｌｔ）として書込まれる。これは、メモリＴＣメーカ
ーの製造上の便宜によるものであり、メーカー独特の変
換算法が採用されている。

例えば、ＤＲＡＭによ（見られる折り返し型ビットライ
ン方式では、隣り合うビットラインの情報は互いに逆に
なっている。また、メモリセルのレイアウト上の理由か
ら情報が更に反転される場合もある。

発明が解決しようとする問題点 上述のように、外部から与えた書込みデータとメモリア
レイ内に実際に書込まれるデータの極性が必ずしも一致
しないため、このようなＲＡＭの性能評価を行う際に不
都合が生じる。

例えば、メモリアレイ内の隣接セル間干渉を試験するた
め、第３ｈ　（Ａ）に示すように、４×４個のアレイ内
に市松模様のテストパターンを書込もうとした場合、同
図（Ｂ）に示すように、斜線を付したセル内データの極
性反転のため市松模様ではなくなり、正しい試験条件が
設定できなくなるという問題がある。

発明の構成 問題点を解決するための手段 上記従来技術の問題点を解決する本発明は、ＲＡＭ内で
行われる書込み時及び読出し時の極性変換をそれぞれ無
効にする書込み読出逆変換回路及び読出し逆変換回路と
、これら書込み逆変換回路及び読出し逆変換回路を経由
する性能評価用経路並びにいずれの逆変換回路も経由し
ない通常使用時の書込み読出し経路のうち一方を選択的
に設定する手段とを備えることにより、性能評価に際し
所望のテストパターンをメモリアレイ内に蓄積し読出す
ことができると共に、試験時以外における通常の動作も
できるように構成されている。

発明の作用 ＲＡＭ内で行われる書込み時と読出し時のデータの極性
変換の算法は、論理式で記述できる。従って、これらの
極性変換を無効にする逆変換を論理式で記述して対応の
論理回路を構成することができる。すなわち、書込み時
の極性変換の逆変換を予め施した書込みデータを外部か
ら与えることにより、メモリアレイ内に市松横罫等所望
のテストパターンを実際に蓄積すると共に、読出された
テストパターンを逆変換して性能評価装置に供給してや
れば、性能評価試験を問題なく行うことができる。

以下１本発明の作用を実施例によって詳細に説明する。

実施例 第１図は１本発明の一実施例の書込み読出し回路■０の
構成をＲＡＭ２０との関連において示すブロック図であ
る。

ＲＡＭ２０は９周知のように、マトリクス状に配列され
たメモリセルから成るメモリアレイと。

ロウ及びカラムのそれぞれのアドレス（ＡＯ〜Ａ１１）
をデコードするロウ及びカラム・デコーダと、書込み読
出しデータをサンプル・ホールドするカラムＩ１０を備
えている。また、このＲＡＭ２０は、書込みデータをそ
の極性と書込みアドレスに応じた所定の算法に従って極
性変換する書込み変換回路と、書込みデータと同一のも
のとなるように読出しデータの極性を反転する読出し変
換回路を備えている。

書込み読出し回路１０は、ＲＡＭ２０内で書込み時に行
われる極性変換に対しこれを無効とするように逆変換を
行う書込み逆変換回路１１と、ＲＡＭ２０内で読出し時
に行われる極性変換に対しこれを無効とするように逆変
換を行う読出し逆変換回路１２を備えている。

またこの書込み読出し回路１０は、上記逆変換回路１１
と１２を経る性能評価試験用の書込み読出し経路と、い
ずれの逆変換回路も経ない通常使用時の書込み読出し経
路を選択的に設定するためのセレクタ１３及び１４とを
備えている。これらのセレクタ１３と１４は９選択信号
ＳＳによって制御される。

第２図は、書込み逆変換回路１１の構成の一例を示すブ
ロック図である。

この逆変換回路は、データ入力端子Ｄｉｎ　　に供給さ
れた書込みデータＤＯ，ＤＩ・・・Ｔ）ｎの極性（“１
”又は′″０′″）及びこれらの書込みアドレスＡＯ，
ＡＩ・・・Ａｌｌから決まる所定の算法に従って各ビッ
トに対する極性反転信号■０゜１１・・・Ｉｎを出力す
る反転論理回路ｌＩＡと。

上記極性反転信号１０〜Ｉｎに従って各ビットに対し極
性反転を実行する極性反転回路１１Ｂ−０゜１１Ｂ−１
・・・ＩＩＢ−ｎから構成されている。

反転論理回路１１Ａによる極性判定の算法は。

ＲＡＭ２０内で行われる書込み時の極性反転を無効にす
るように定められる。すなわち、書込みデータＤＯ〜Ｄ
ｎがこの書込み逆変換回路１１で逆変換されてＲＡＭ２
０のデータ入力端子（ＤＩＮ）に供給され、ＲＡＭ２０
内で書込み変換されると元の書込みデータＤＯｘＤｎに
戻るように逆変換の算法が決定される。読出し逆変換回
路の構成と逆変換の算法も上記書込み逆変換回路のそれ
と同様である。

ＲＡＭ２０の性能評価試験を行う場合には１選択信号Ｓ
Ｓによりセレクタ１３と１４を制御し。

書込み逆変換回路１１と読出し逆変換回路１２を経由す
る書込み読出し経路を設定する。この後。

市松模様等のテストパターンを与える試験用データがデ
ータ入力端子Ｄｉｎに供給され、書込み逆変換回路１１
．データ入力端子（Ｄ４）を経てＲＡＭ２０内のメモリ
アレイ内に書込まれる。この試験用データは、適宜な時
間後にＲＡＭ２０のデータ出力端子り。ｕ７から読出さ
れ、読出し逆変換回路１４を経て試験装置に連なるデー
タ出力端子ＤｏｕＬに供給される。

通常使用時の書込み読出し動作を行う場合には。

選択信号ＳＳを反転させることにより、書込逆変換書込
１１及び読出し逆変換回路１２のいずれをも経由しない
書込み読出し経路が設定される。

発明の効果 以上詳細に説明したように２本発明の書込み読出し回路
は、ＲＡＭ内で行われる書込み時及び読出し時の極性変
換をそれぞれ無効にする書込み読出逆変換回路及び読出
し逆変換回路を備える構成であるから、性能評価に際し
所望のテストパターンをメモリアレイ内に容易に蓄積し
読出すことができる。

また２本発明の書込み読出し回路は、各逆変換回路を経
由する性能評価用経路と、いずれの逆変換回路も経由し
ない通常使用時の書込み読出し経路を選択的に設定する
手段を備えているので、Ｎ単な選択操作により試験動作
と通常の動作の両方を行うことができる。

【図面の簡単な説明】

第１図は９本発明の一実施例の書込み読出し回路１０の
構成をＲＡＭ２０との関連において示すブロック図、第
２図は第１図の書込み逆変換回路１１の構成の一例を示
すブロック図、第３図は従来技術の問題点を説明するた
めの概念図である。 １１・・書込み逆変換回路、１２・・読出し逆変換回路
、１３．１４・・セレクタ、ＩＩＡ・・反転論理回路、
１１Ｂ−０〜ＩＩＢ−ｎ・・極性反転回路。

Claims (1)

1. 【特許請求の範囲】 　書込みアドレスと書込みデータの状態の組合せに応じ
   て、該書込みデータに対し状態変換を行ってメモリアレ
   イ内に書込むと共に、メモリアレイから読出したデータ
   を前記変換前の状態に戻して出力する状態変換機能を備
   えたＲＡＭに対する書込み読出し回路であって、 前記ＲＡＭ内で行われる書込み時及び読出し時の状態変
   換をそれぞれ無効にする書込み逆変換回路及び読出し逆
   変換回路と、 前記書込み逆変換回路及び読出し逆変換回路を経るメモ
   リ性能評価用書込み読出し経路及びいずれの逆変換回路
   も経ない書込み読出し経路のうち一方を選択的に設定す
   る手段とを備えたことを特徴とするＲＡＭの書込み読出
   し回路。