SU809215A1 - Устройство дл опроса и сбора аналоговойиНфОРМАции C СЕТОчНОй элЕКТРОМОдЕли - Google Patents
Устройство дл опроса и сбора аналоговойиНфОРМАции C СЕТОчНОй элЕКТРОМОдЕли Download PDFInfo
- Publication number
- SU809215A1 SU809215A1 SU792787404A SU2787404A SU809215A1 SU 809215 A1 SU809215 A1 SU 809215A1 SU 792787404 A SU792787404 A SU 792787404A SU 2787404 A SU2787404 A SU 2787404A SU 809215 A1 SU809215 A1 SU 809215A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- inputs
- outputs
- register
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
Изобретение относитс к аналогоцифровой вычислительной технике и может быть использовано в гибридной вычислительной системе дл сбора, предварительной обработки информации и передачи ее с сеточной электро модели в цифровую вычислительную машину. Известно устройство сбора информа ции, включающее входной коммутатор, блоки разв зки, аналого-цифровые пре образователи и выходной коммутатор, позвол ющие снимать ранение с электр модели, преобразовать его и передать в цифровую вычислительную машину l Однако это устройство не обеспечивает достаточную точность работы и быстродействие. Наиболее близким к предлагаемому по технической сущностей вл етс коммутатор сеточной модели, содержа щий блок селекции, св занный с аналого-цифровыми преобразовател ми и дешифратором выборки, соединенным с блоком коррекции и блоком программного управлени , соединенным с блоком управлени , св занным с аналого-цифровыми преобразовател ми, соединенными с ключами 2. Известный коммутатор также не Обеспечивает достаточную точность и быстродействие. Цель предлагаемого изобрете- ни - повышение точности. Поставленна цель достигаетс тем, что в устройство, содержгоцее блок селекции, выходы которого соединены с первыми входами аналогоцифровых преобразователей, вторые входы которых подключены соотьетственно к первому и второму вь ходам блока управлени , вход блока селекции вл етс входом устройства, регистры , выходной коммутатор, выход которого вл етс выходом устройства , введены регистры сдвига, счетчики, элементы И и первый и второй триггеры, первые входы которых соединены с третьим выходом блока управлени , второй вход каждого из триггеров подключен к первому, выходу одноиме ного аналого-цифрового преобразовател , выходы первого триггера соединены с первыми входами первого и второго элементов И, вторые входы которых подключены ко второму выходу первого аналого-цифрового преобразовател , второй выход которого соединен с первым входом
блока управлени и с первым входом первого регистра сдвига, второй вход которого подключен к выходу второго элемента И, выход перйого элемента И через первый счетчик соединен с первым входом выходного коммутатора ,, выходы второго триггера подключены к первым входам третьего к четвертого элементов И, вторые входы которых соединены с выходом второго аналого-цифрового преобразовател , второй выход которого под ключен ко второму входу блока управлени и к первому входу второго регистра сдвига, второй вход которюго соединен с выходом четвертого элемента И, выход третьего элемента И через второй счетчик подключен ко второму входу выходного коммутатора, выходы первого и второго регистров сдвига соединены со входами одноименных регистров, выходы которых подключены соответственно к третьему и четвертому входам выходного коммутатора , управл ющий вход которого соединен с четвертым выходом блока управлени , п тый выход которого подключен к управл ющем входу блока селекции.
Кроме того, блок управлени содержит дешифраторы, узел коррекции, счетчики, регистры, элемент пам ти, коммутатор и генератор импульсов, первый выход которого непосредственн а .второй - через первый счетчик соединены со входами первого дешифратора , выходы которого подключены к первым входам второго дешифратора, регистров и ком лутатора, выход которого соединен со вторым входом первого регистра, ВЕЛХОД которого подключен ко входу элемента пам ти, выходы которого соединены соответственно со вторыми входами коммутатора и второго регистра, выходы которого подключены соответственно ко второму входу второго дешифратора,входу третьего дешифратора, третьему входу коммутатора и к первой группе входов узла коррекции, втора группа входов которого соединена с группой выходов второго дешиф ратора, первый выход которого подключен к первому входу второго счетчика, выход которого соединен со входом четвертого дешифратора , первый и второй выходы которог вл ютс одноименными выходами блока а третий выход четвертого дешифратора подключен ко второму входу второго счетчика и к четвертому входу коммутатора, группа входов которюго соединена с первой группой выходов узла коррекций, втора группа выходов которого подключена к группе входов третьего-дешифратора, выход которого вл етс п тым выходом блока управлени , первым и вторым входами которого вл ютс соответственно третий и четвертый входы узла коррекции
второй и третий выходы второго дешифратора вл ютс соответственно третьим и четвертым выходами блока управлени .
Причем узел коррекции содержит регистры. Элементы сравнени , счетчи и элемент ИЛИ, входы которого вл ютс соответстпеннб третьим и четвертым входами узла коррекции, выход элемента ИЛИ соединен с первым вхо|дом первого регистра, выход которого подключен к первому входу первого элемента сравнени , второй вход которого подключен к выходу второго регистра, второй вход первого регистра и первые входы второго и третьего регистров вл ютс первой группой входов узла, второй группой входов которого вл ютс третий вход первого регистра, вторые входы второго и третьего регистров и первый вход счетчика, второй вход которого соединен с выходом второго элемента сравнени , входы которого подключены соответственно к выходам счетчика и третьего регистра, выходы элементов сравнени вл ютс первой группой выходов узла, второй группой выходов которого вл ютс выходы первого и второго регистров,
На фиг. 1 изображено ус:ройство, функциональна схема;на фиг. 2 - схема блока управлени ; на фиг. 3 - схема узла коррекции.
Устройство содержит блок 1 селекции , выходы которого соединены со входами аналого-цифровых преобразователей 2 и 3, управл ющие входы которых подключены к первому и второму выходам блока 4 управлени , св занного третьим выходом с блоком 1 селекции . Входы блока 4 управлени подключены к первым выходам аналого-цифровых преобразователей (АЦП) 2 и 3, к первым входам триггеров 5 и б и регистров 7 и 8 сдвига. Вторые входы триггеров 5 и б св заны с четвертым выходом блока 4 управлени . Второй .выход аналого-цифрового преобразова;тел 2 соединен с первыми входами первого и второго элементов И 9 и 10 Второй выход аналого-цифрового преобразовател 3 св зан с первыми входами третьего и четвертого элемента И 11 и 12. Вторые входы элементов И 9 и 10, 11 и 12 подключены соответственно к выходам триггеров 5 и 6 Выходы элементов И 10 и 12 соединены соответственно со счетчика &1 13, 14 (пор дка), св занными с выходным коммутатором 15. Выходы элементов И 9 и 11 соответственно подключены ко входам регистров 7 и 8 сдвига,св занных с регистрами 16 и 1 ( числа), соединенными выходами с выходным коммутатором 15, подключенным к блоку 4 управлени . Количество .аналого-цифровых преобразователей в общем случае может быть п. Дл упрощени чертежа и описани прин то
два аналого-цифровых преобразовател
Блок 4 управлени (фиг.2) содержи генератор 18 импульсов, первый выход которого соединен со входом счетчика 19, выход счетчика 19 подключен к первому входу дешифратора 20, второй вход которого св зан с вторым выходом генератора 18. Первый выход деширатора 20 соединен с вторым входом коммутатора 21, св занного выходом с первым входом регистра 22. Второй вход регистра 22 подключен к второму 1ВЫХОДУ дешифратора 20, выход - к первому входу элемента 23 пам ти,второй вход которого соединен с четвертым входом коммутатора 21. Выход элемента 23 пам ти св зан с первым входом регистра 24, второй вход которого подключен к третьему выходу дешифратора 20, а первый выход - к первоNV входу коммутатора 21. Третий выход регистра 24 соединен с первым входом дешифратора 25, второй вход которого св зан с четвертым выходом дешифратора 20. Первый выход дешифратора 25 соединен с первым входом дешифратора 26, второй вход которого св зан с первым выходом узла 27 коррекции, а выход - с блоком 1 селекции . Второй выход узла 27 коррекции соединен с третьим входом коммутатора 21, а первый, второй, третий и четвертый входы подключены к первому выходу АЦП 2,первому выходу АЦП 3, второму выходу регистра 24 и второму выходу дешифратора 25 соответственно. Третий выход дешифратора 25 св зан с первым входом счетчика 28, соединенного выходом с дешифратором 29, первый выход которого подключен к второму входу счетчика 28 и к п тому входу коммутатора 21, а второй и третий выходы. - к управл ющим входам АЦП 2 и АЦП 3 соответственно . Четвертый выход дешифратора 25 соединен со входами триггеров 5 и 6, а п тый выход - со входом коммутатора 15.
Работу блока 4 управлени синхронизируют импульсами, вырабатываемыми с помощью генератора 18, счетчика 19 и дешифратора 20. Узел 27 коррекции (фиг.З) содержит регистры 30 и 31, элемент 32 сравнени , регистр 33, элемент ИЛИ 34, счетчик 35 и элемент 36 сравнени .
Устройство дл опроса и сбора аналоговой информации работает следующим образом.
Блок 1 селекции подключают к сеточной электромодели (не показана). Блок 4 управлени и синхронизации и выходной коммутатор 15 соедин ют с цифровой вычислительной машиной и ее блоком пам ти (не показано).
Из. ЦВМ в.элемент 23 пам ти записывают nporpaMT-iy работы устройства сбора аналоговой информации. Начальна команда из Ц Ш через коммутатор 21 поступает в регистр 22 адреса микрокоманд, который определ ет первую микрокоманду в элементе 23 пам ти. Микрокоманда из элемента
23пйм ти считываетс в регистр
24микрокоманд. G первого выхода регистра 24 микрокоманд по тактовому сигналу с дешифратора 20 на первый вход коммутатора 21 поступает сигнал, служащий дл передачи адреса следующей микрокоманды в регистр
24микрокоманд. Со второго выхода регистра 24 микрокоманд на .третий вход узла 27 коррекции поступает код адреса узловой точки и по синхросиг5 налам, поступсиощим с выхода дешифратора 25 микроопераций записываетс в соответствующие регистры 30 и 31 (фиг.З). Кроме того, со второго выхода регистра 24 микрокоманд на
0 вход узла 27 коррекции записывают код времени запуска АЦП 2 и 3.
С третьего выхода регистра 24 микрокоманд по тактовому сигналу с дешифратора 20 на вход дешифратора
25микроопераций поступает код
5 микроопераций. Со второго выхода дешифратора 25 микроопераций на установочные входы триггеров 5 и 6 режима поступает сигнал-, устанавлива
их в 1 или О, в зависимости от
0 режима (с нормализацией или без нормализации результатов измерений). С первого выхода дешифратора 25 на вход дешифратора 26 поступает сигнал выборки и АЦП 2 и 3 оказываютс подключенными к ранее выбранным точкам сеточной электромодели . С третьего выхода дешифратора 25 на вход счетчика 28 поступают синхроимпульсы, определ ющие паузу времени между запусками АЦП 2
0 и 3. Когда содержимое счетчика 2о соответствует времени паузы между запусками АЦП 2 и 3, с выхода дешифратора запуска 29 на вход АЦП 2 и - 3 поступает сигнал Пуск АЦП.
5
Кроме того, с выхода дешифратора 29 на вход коммутатора 21 и на установочный вход счетчика 28 поступает сигнал, устанавлива счетчик в исходное состо ние. После оконча0 ни преобразовани и нормализации результата по сигналу с выхода деимфратора 25 на вход коммутатора -15 поступает сигнал считывани результата в ЦВМ.
5
Из регистра 24 коды выбранных групп и адреса выбранной точки по сигналу записи от дииифратора 25 п ступшот на управл ющие входы регистров 30, 31.
С выходов регистров 30, 31 коды
0 поступают на вход дешифратора 26 и входы элемента 32 сравнени кодов, где хран тс предыдущие значени кода выбранных групп и кода узловой точки. При ПС ступлении следу ощих
5
кодов предыдущее значение сравнива . етс с последующим на четность и нечетность. В случае четности или нечетности предыдущего и последую- Щ€;го значений кодов в коммутатор 21 с выхода элемента 32 сравнени поступает сигнал коррекции времени включени следу(ощей группы или узловой точки и запускаетс счетчик .28, который определ ет интервалы времени между запуском ЛЦП 2 и 3. В случае следовани четного кода за нечетным или нечетного за четным условие коррекции в коммутатор 21 не поступает.
Из регистра 24 по сигналу записи с дешифратора 25 в регистр 33 записывают опорный код.
S процессе съема решени с сеточnoti электромодели сигнал конца преобразовани с выхода ЛЦП 2 поступает на вход ком гутатора 21 и вход регистра 30. С выхода последнего на вход дешифратора 26 выборки поступает сигн;.1Л подключени очередной узловой точки к АЦП 2. Сигнал конца преобразова5-:к от АЦП 3 поступает через элемент ИЛИ 34 на вход коммутатора 21. С выхода дешифратора 25 на вход счетчика (времени паузы) 35 поступают синхроимпульсы: содержимое счетчика 35 срглвниваетс элементом 36 сравнени и опорным кодом, хран щимс в регистре 33. При совпадении кодов с выхода элемента 35 сравнени на вход коммутатора 21 и на вход счетчика 35 поступает сигнал установлени его-в :.сходное состо ние. С выхода дешифратора 25 на вход счетчика 28 поступает сигнал запуска,и через задан HHII интервал задержки с выхода дешифратора 29 происходит запуск АЦП 2 ,
Сигнал окончани преобразовани ЛЦП 3 через элемент ИЛИ 34 поступает на вход коммутатора 21 и на вход регистра 30. Формирование запуска АЦП 3 осуществл етс в описанном выше пор дке.
По окончании опроса группы с выхода регистра 24 на вход счетчика 31 поступает сигнал выборки следующей группы.
Предлагаемое устройство по сравнению с известным обеспечивает более высокую точность работы и быстродействие .
Claims (3)
- Формула изобретениУстройство дл опроса и сбора аналоговой информации с сеточной электромодели, содержащее блок селекции, выходы которого соединены с Первыми входами аналого-цифровых преобразователей, вторые входы которых подключены соответственно X первому и втором выходам блокауправлени , вход блока селекции вл етс входом устройства,регистры выходной коммут тор, выход которого вл етс выходом устройства, с тличающеес тем, что, с целью повьиени точности, в устройство введены регистры сдвига, счетчики, элементыИ, первый и второй триггеры, первые входы которых соединены с третьим выходом блока управлени , второй вход каждого из триггеров подключен к первому выходу одноименного аналогоцифрового преобразовател , выходы первого триггера соединены с пер ,выми входами первого и второго элементов И, вторые входы которых подключены ко второму выходу первого аналого-цифрового преобразовател , второй выход которого соединен q первым входом блока управлени и с первым входом первого регистра сдвига второй вход которого подключен к выходу второго элемента И, выход первого элемента И через первый счетчик соединен с первым входом выходного кoм yтaтopa, выходы второго триггера подключены к первым входам третьего и четвертого элементов И, вторые входы которых соединены с выходом второго аналого-цифрового преобразовател , второй выход которого подключен ко второму входу блока управлени и к первому входу второго регистра сдвига, второй вход которого соединен с выходом четвертого элемента И, выход третьего элемента И через второй счетчик подключен ко второму входу выходного KOfvKviyTaTOpa, выходы первого и второго регистров сдвига соединены со входами одноименных регистров, выходы которых подключены соответственно к третьему и четвертому входам выходного коммутатора, управл ющий вход которого соединен с четвертым выходо блока управлени , плтый выход которого подключен к управл кщему входу блока селекции.
- 2. Устройство по П.1, о т л ичающеес тем, что блок управлени содержит дешифраторы, узел коррекций, счетчики, регистры,элемент пам ти, коммутатор и генератор импульсов, первый выход которого непосредственно , U второй - через первый счетчик соединены со входгьми. первого дешифратора, выходы которого подключены к первым входам второго дешифратора и коммутатора/ выход которого соединен со вторым входом первого регистра, выход которого подключен ко входу элемента пам ти, .выходы которого соединены соответветственно со вторыми входами коммутатора и второго регистра, выходы которого соединены соответственно со вторыми входами коммутатора и второго регистра, выходы которого подключены соответственно ко второму входу второго дешифратора, входу третьего дешифратора, третьему входу коммутатора и к первой группе входов узла коррекции, втора группа входов которого соединена с группой выходов второго дешифратора, первый выход которого подключен к первому входу второго счетчика, выход которого соединен со входом четвертого дешифратора , первый и второй выходы которого вл ютс одноименными выходами блока а третий выход четвертого дешифратора подключен ко второму входу вторго счетчика и к четвертому входу коммутатора, группа входов которого соединена с первой группой выходов )узла коррекции, втора группа выходо которого подключена к группе входов третьего дешифратора, выход которого вл етс п тым выходом блока, первым и вторым входами которого вл ютс соответственно третий и четвертый входы узла коррекции, второй и третий выходы второго де 11ифратора вл ютс соответственно третьим и четвертым выходами блока.
- 3. Устройство по ПП.2 и 3, отличающеес тем, что узел коррекции содержит регистры, элементы сравнени , счетчик и элемент ИЛИ, входы которого вл ютс соответственно третьим и четвертым входами узла, выход элемента ИЛИ соединен с первым входом парвого регистра, выход котор го подключен к первому входу первого элемента сравнени , второй вход которого подключен к выходу второго регистра, второй вход первого регистра и первые входы второго и третьего регистр вл ютс первой группой входов узла, второй группой входов которого вл ютс третий вход первого регистра, вторые входы второго и третьего регистров и первый вход счетчика, второй вход которого соединен с выходом второго элемента сравнени , входы которого подключены соответственн к выходам счетчика и третьего регистра , выходы элементов сравнени вл ютс первой группой выходов узла, второй группоГ: выходов которого вл йтс выходы первого и второго регистров .Источники информации, прин тые во внимание при экспертизе1.Авторское свидетельство СССР № 399882, кл. G 06 G 7/06, 1971.2.Авторское свидетельство СССР по за вке Ь 2421907/18-24 (прототип ) .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792787404A SU809215A1 (ru) | 1979-05-21 | 1979-05-21 | Устройство дл опроса и сбора аналоговойиНфОРМАции C СЕТОчНОй элЕКТРОМОдЕли |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792787404A SU809215A1 (ru) | 1979-05-21 | 1979-05-21 | Устройство дл опроса и сбора аналоговойиНфОРМАции C СЕТОчНОй элЕКТРОМОдЕли |
Publications (1)
Publication Number | Publication Date |
---|---|
SU809215A1 true SU809215A1 (ru) | 1981-02-28 |
Family
ID=20836856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792787404A SU809215A1 (ru) | 1979-05-21 | 1979-05-21 | Устройство дл опроса и сбора аналоговойиНфОРМАции C СЕТОчНОй элЕКТРОМОдЕли |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU809215A1 (ru) |
-
1979
- 1979-05-21 SU SU792787404A patent/SU809215A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU809215A1 (ru) | Устройство дл опроса и сбора аналоговойиНфОРМАции C СЕТОчНОй элЕКТРОМОдЕли | |
SU734659A1 (ru) | Устройство сбора информации | |
SU1322332A1 (ru) | Устройство дл обхода узлов сеточной модели | |
SU1383330A1 (ru) | Устройство дл ввода информации | |
SU1381419A1 (ru) | Цифровой измеритель длительности временных интервалов | |
SU752359A1 (ru) | Коммутатор сеточной электромодели | |
SU1275419A1 (ru) | Устройство дл ввода информации | |
SU1591020A1 (ru) | Устройство для контроля импульсных последовательностей | |
SU1277083A1 (ru) | Устройство дл ввода аналоговой информации | |
SU1171828A1 (ru) | Устройство дл сбора и передачи информации | |
SU1144190A1 (ru) | Многоканальный преобразователь угла поворота вала в код | |
SU1145335A1 (ru) | Распределитель импульсов | |
SU1287155A1 (ru) | Микропрограммное устройство управлени | |
SU482744A1 (ru) | Устройство микропрограммного управлени | |
SU1547076A1 (ru) | Преобразователь параллельного кода в последовательный | |
SU1290338A1 (ru) | Устройство дл сопр жени с датчиками | |
SU535583A1 (ru) | Устройство дл обработки телеизмерительной информации | |
SU1215107A1 (ru) | Устройство дл ввода информции | |
SU1096658A1 (ru) | Цифрова контрольно-измерительна система | |
SU1424000A1 (ru) | Устройство дл ввода информации | |
SU1386986A1 (ru) | Устройство дл ввода информации | |
SU1166291A1 (ru) | Многоканальный преобразователь кода во временной интервал | |
SU1200272A1 (ru) | Устройство дл ввода информации | |
SU583434A1 (ru) | Микропрограммное устройство управлени | |
SU1072070A1 (ru) | Устройство дл регистрации однократных электрических импульсов |