KR910021048A - Pcm 디코더의 데이터 다수결 판정 회로 - Google Patents

Pcm 디코더의 데이터 다수결 판정 회로 Download PDF

Info

Publication number
KR910021048A
KR910021048A KR1019900006790A KR900006790A KR910021048A KR 910021048 A KR910021048 A KR 910021048A KR 1019900006790 A KR1019900006790 A KR 1019900006790A KR 900006790 A KR900006790 A KR 900006790A KR 910021048 A KR910021048 A KR 910021048A
Authority
KR
South Korea
Prior art keywords
majority decision
shift
data
control bit
section
Prior art date
Application number
KR1019900006790A
Other languages
English (en)
Inventor
권희성
Original Assignee
강진구
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성전자 주식회사 filed Critical 강진구
Priority to KR1019900006790A priority Critical patent/KR910021048A/ko
Priority to JP3060449A priority patent/JPH05300103A/ja
Publication of KR910021048A publication Critical patent/KR910021048A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Logic Circuits (AREA)
  • Error Detection And Correction (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

내용 없음

Description

PCM 디코더의 데이터 다수결 판정 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 회로도.
제2도는 본 발명에 따른 제1도의 동작 타이밍도.
제3도는 본 발명에 따른 프레임의 구성도.

Claims (4)

  1. PCM 디코더의 데이터 다수결 판정 회로에 있어서, 프레임의 전송 데이터를 직렬로 입력하고 소정 주기의 클럭 신호에 의해 시프트 출력하는 제어비트 시프트부(10)와, 상기 제어비트 시프트부(10)에 클럭 신호를 인가하여 제어비트를 시프트 출력시키기 위한 클럭 발생부(20)와, 상기 제어비트 시프트부(10)의 시프트 출력 데이터를 다수결 판정하여 제어비트 데이터의 수신에러를 방지하는 다수결 판정부(30)와, 상기 다수결 판정부(30)의 다수결 판정을 소정의 프레임마다 행계하는 프레임 카운터부(40)로 구성됨을 특징으로 하는 다수결 판정 회로.
  2. 제1항에 있어서, 제어비트 시프트부(10)가 시프트 레지스터(SR1)의 출력단(QH)에 시프트 레지스터(SR2)의 입력단(20A)을 연거하고, 상기 시프트 레지스터(SR1-SR2)의 클럭단(CK)에 공통으로 상기 클럭발생부(20)의 7입력낸드게이트(NAN1)의 출력단(20K)을 접속하도록 구성함을 특징으로 하는 PCM 디코더의 데이터 다수결 판정회로.
  3. 제1항에 있어서, 다수결 판정부(30)가 다수의 시프트레지스터(SR3-SR18) 및 다수의 앤드게이트(AND1-AND16)로 구성함을 특징으로 하는 PCM 디코더의 데이터 다수결 판정회로.
  4. 제1항에 있어서, 프레임 카운터부(40)의 출력단(22)이 상기 시프트 레지스터(SR3-SR18)의 각각의 클리어단(CL)에 접속하여 구성함을 특징으로 하는 PCM 디코더의 데이터 다수결 판정회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900006790A 1990-05-12 1990-05-12 Pcm 디코더의 데이터 다수결 판정 회로 KR910021048A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019900006790A KR910021048A (ko) 1990-05-12 1990-05-12 Pcm 디코더의 데이터 다수결 판정 회로
JP3060449A JPH05300103A (ja) 1990-05-12 1991-03-25 Ｐｃｍデコーダーのデータ多数決判定回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900006790A KR910021048A (ko) 1990-05-12 1990-05-12 Pcm 디코더의 데이터 다수결 판정 회로

Publications (1)

Publication Number Publication Date
KR910021048A true KR910021048A (ko) 1991-12-20

Family

ID=19298976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900006790A KR910021048A (ko) 1990-05-12 1990-05-12 Pcm 디코더의 데이터 다수결 판정 회로

Country Status (2)

Country Link
JP (1) JPH05300103A (ko)
KR (1) KR910021048A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100293280B1 (ko) * 1998-07-01 2001-07-12 정용문 코너리플렉션안테나

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6160033A (ja) * 1984-08-31 1986-03-27 Matsushita Electric Ind Co Ltd 直接衛星放送用ｐｃｍ信号受信装置
JPS61194936A (ja) * 1985-02-25 1986-08-29 Nippon Telegr & Teleph Corp <Ntt> 信号検出方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100293280B1 (ko) * 1998-07-01 2001-07-12 정용문 코너리플렉션안테나

Also Published As

Publication number Publication date
JPH05300103A (ja) 1993-11-12

Similar Documents

Publication Publication Date Title
KR950004747A (ko) 경계 검색 셀 및 전자 장치의 내부 논리 블럭과 전자 장치 사이의 신호 통로를 제어하는 방법
KR880014475A (ko) 반도체 집적회로장치
KR880009381A (ko) 반도체 집적회로장치
KR890007504A (ko) 논리 연산회로
KR910021048A (ko) Pcm 디코더의 데이터 다수결 판정 회로
GB2184579A (en) A multi-stage parallel binary adder
US4216391A (en) Circuit arrangement for generating a binary-coded pulse train
KR920017511A (ko) 집적된 스피커폰 회로 및 스피커폰용 직렬 포트 인터페이스
SU394922A1 (ru) N-стабильный асинхронный триггер
SU1605935A3 (ru) Способ перекодировани @ -разр дных кодовых слов и устройство дл его осуществлени
KR970050868A (ko) 병렬 crc 디코더
KR840001406A (ko) 디지탈 휠터 회로
SU913367A1 (ru) Устройство для сравнения двоичных чисел 1
SU1121673A1 (ru) Устройство дл контрол данных,представленных в кодах &#34; @ &#34; из &#34; @
SU1188737A1 (ru) Устройство формировани адресов
KR900004024A (ko) 반도체 논리회로
SU608154A1 (ru) Устройство дл сравнени -разр дных двоичных чисел
SU1094034A2 (ru) Устройство мажоритарной выборки сигнала
KR900015474A (ko) 디지탈 데이타 팽창 방법 및 데이타 팽창 회로
KR870009600A (ko) 송신과 수신간의 클럭지연에 따른 정합회로
SU790347A1 (ru) Синхронный счетчик
JPS56164441A (en) Addition and substraction device for pcm signal
KR890012209A (ko) 디지탈 카운터
KR940002655A (ko) 카메라 시스템의 셔터 속도 제어회로
JPS54159119A (en) Data transmission system

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination