JPS61194936A

JPS61194936A - 信号検出方式

Info

Publication number: JPS61194936A
Application number: JP3446285A
Authority: JP
Inventors: Hitoshi Komagata; 駒形　日登志; Toshiyuki Watabe; 俊幸渡部
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1985-02-25
Filing date: 1985-02-25
Publication date: 1986-08-29

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

（産業上の利用分野）本発明は送信側では同一データを多数回送信し、受信側
では多数決により判定することにより伝送信頼度向上を
図る伝送方式において、ランダム誤シに対して効果があ
る多数決判定法を用いた信号検出方式に関するものでち
る。（従来の技術）従来ダイヤル信号あるいはチャネル番号信号などの不特
定信号を伝送路条件の悪い移動通信の無線チャネルで送
受信する場合、信頼性向上対策の一方法として、多数回
送信の多数決判定法がある。多数決判定法は送信側ではブロック構成の同一信号をＭ
ブロック送信しくＭは２以上の自然数）、受信側ではｎ
ブロック（Ｍ≧ｎ）同一ノ母ターンのブロック信号受信
で受信信号を判定する信号伝送方式である。第３図は従
来の多数決判定法の一例でＭ＝５．ｎ＝３の場合を示す
。第３図（ａ）は送信側でＩＪ？ターンＡのブロックの
を５ブロツク送信する場合を、（ｂ）は受信したブロッ
ク信号を■のレジスタＲ１％Ｒｓに記憶した状態を示し
、レジスタＲ１に記憶されているブロックとレジスタＲ
４に記憶されているブロックが誤って受信された場合で
ある。第３図（ｅ）は多数決判定の一例で、各レジスタ
に記憶されているデータを相互に照合した場合を示す。その結果からレジスタＲ２５Ｒ３およびＲ５に記憶され
ているデータが同一ノＪ？ターンと判断し、ノ臂ターン
Ａのデータ受信を判定する。（発明が解決しようとする問題点）第４図は１ブロツクが５ビツトのデータをレジスタに記
憶した状態を示し、レジスタＲ１は正しいデータが記憶
され、Ｒ２は第１ビット目、Ｒ３は第２ビツト目、Ｒ４
は第３ビツト目、Ｒ５は第４ビツト目が誤っている場合
を示す。第４図のレジスタに記憶されているデータを第
３図（ｅ）に示したように相互に照合した場合照合一致
が得られず、多数決判定の結果圧しいデータが１ブロツ
ク受信されている罠もかかわらず正しいパターンの判定
ができない結果となる場合を示す。＄に移動通信においては無線チャネルの伝送路条件が悪
く、ランダム誤シが起シ易い状況にあシ、ブロック単位
でパターン照合を行う多数決判定法では、効果が少ない
。また、ブロック単位で相互に照合するため多数決判定
回路に時間がかかる。本発明はこれらの欠点を改善することを目的とする。（問題点を解決するための手段）上記目的を達成するための本発明の特徴は、送信側では
複数ビット長の信号を複数回くり返し送信し、受信側で
は多数決判定により受信信号を判定する信号検出方式に
おいて、受信側では受信した複数の信号の先頭ビットか
ら順にビット毎に全ビットにわたり多数決判定を行い受
信信号を決定する信号検出方式にある。（作用）本発明は従来のブロック毎の多数決判定に代えて、ビッ
ト毎の多数決判定を行ない、正しいビットｔビット毎に
決定する。従って、ブロック単位でのツクターン照合で
は効果の少ない場合でも、正しく信号を受信することが
できる。（実施例）第２図は本発明の実施例で、２のＲ１ｓ　Ｒ２＃　Ｒ３
ｚＲ４＃Ｒ，の各レジスタに記憶されているデータにつ
いて、ビット単位で縦に多数決判定を行う場合の一例を
示す。最初に各レジスタの１ピツト目について多数決判
定を行う。判定条件を３１５とした場合〔１〕と判定さ
れる。判定条件の３７５は５ピツトの内〔１〕が３ピツ
トならば〔１〕を、〔Ｏ〕が３ピツトなる場合

〔０〕を
判定する。２ビツト目、３ビツト目、４ビツト目および
５ピツト目について同じように多数決判定を行う。その
結果受信データは（１０１０１）と判定され、レジスタ
Ｒ２〜Ｒ６ノ！ターンとしては誤って記憶されているに
もかかわらず、レジスタＲ１に記憶されている正しいパ
ターンと一致する。なお、第２図の５は誤シビットを示
す。第１図は本発明のビット単位の多数決判定回路（７）　
−例ヲ示す。６はシフトレジスタで５段から構成される
。各シフトレジスタは一例として５ピツトのシフトレジ
スタとする。受信した５ブロツクの信号は１１の入力端
から受信ブロック順にシフトレジスタに入力される。５
ブロツクがシフトレジスタＳＲ１％５ＲｓＫ入力完了す
ると各ＳＲの先頭ビットから８の読出し専用メモリ（Ｒ
ＯＭ）に出力する。ＲＯＭは各ＳＲからの合計５ピツト
のデータ７をアドレス情報としてＲＯＭに記憶されてい
るアドレス情報１０に対応するデータ１２をＲＯＭのＤ
ｏｕｔ　９に出力する。Ｄｏｕｔの１ピツトが５ビツト
毎の多数決判定結果となる。例えば第２図に示す１プａ
ツク、５ピツトのデータを５ブロック受信し、第１図の
ビット単位の多数決判定回路で判定した場合を以下に示
す。５ブロツクの受信完了で６のＳＲ１〜ＳＲ５のシフトレ
ジスタには５ピツトのデータが記憶される。記憶されている５ビツトのデータは第２図に示すノやタ
ーンとし、レジスタＲ１〜Ｒ，の５ビツトのノ４ターン
が第１図（ａ）のＳＲ１〜ＳＲ５にそれぞれ記憶されて
いる。各ＳＲの１ビツト目がＲＯＭに出力され、その５
ビツト〔１×１１１〕をアドレス情報とし、ＲＯＭに記
憶されている該当する判定結果り。が９のり。ｕｔから出力される。ＳＲ，０１ビツト目が
誤って

〔０〕の場合アドレス情報は（１０１１１）とな
シ対応するＤｏとして１が出力される。次にＳＲの２ビ
ツト目が出力され、アドレス情報が［００１００：ｌと
なシ、判定結果として

〔０〕がＲＯＭから出力される。この動作を５回行うことによりラブロック送信の、３１
５ビット多数決判定が終了し、ＲＣＭ出力端から出力さ
れた［：　１０１０１］が判定結果となる。以上ビット
単位の多数決判定法とその具体的な判定回路の動作につ
いて述べたが、ビット毎の多数決判定を行うことによっ
て従来のブロック毎の多数決判定に比してランダム誤シ
に対して信号の信頼度が向上する。また、ビット毎の多
数決判定回路がシフトレジスタとＲＯＭにより小規模の
構成が可能であシ、処理時間も早くなる。（発明の効果）以上説明したように、多数決判定をビット単位で行うこ
とにより、従来のブロック単位の多数決判定に比ペラン
ダム誤シに対して、信号授受の信頼度が向上する利点が
ある。また、ビット毎に多数決判定を行うことにより小
規模の回路構成で多数決判定処理ができる利点もある。

【図面の簡単な説明】

第１図は本発明による信号検出方式の実施例を示す図、
第２図は本発明の動作説明図、第３図は従来の多数決判
定を示す図、第４図は従来の多数決判定の動作説明図で
ある。１・・・ブロック、２・・・レジスタ、３・・・パター
ン照合結果不一致、　４・・・パターン照合結果一致、
５・・・誤りビット、６・・・シフトレジスタ、７・・
・読出し専用メモリのアドレス、８・・・読出し専用メ
モリ、９・・・ビット多数決判定出力データ、　１０−
・・アドレス情報、１１・・・入力端子、１２−ＲＯＭ
記憶多数決判定データ。

Claims

【特許請求の範囲】

（１）送信側では複数ビット長の信号を複数回くり返し
送信し、受信側では多数決判定により受信信号を判定す
る信号検出方式において、受信側では受信した複数の信号の先頭ビットから順にビ
ット毎に全ビットにわたり多数決判定を行い受信信号を
決定することを特徴とする信号検出方式。
（２）前記多数決判定が、複数の受信信号の同じビット
順位の値で定められるアドレスに多数決値を書き込んだ
読出し専用記憶回路により行なわれることを特徴とする
特許請求の範囲第１項記載の信号検出方式。