SU1672498A2 - Многоканальна цифрова телеметрическа система - Google Patents

Abstract

Изобретение относитс  к технике передачи данных. Цель изобретени  - повышение точности приема. Многоканальна  цифрова  телеметрическа  система содержит передающий полукомплект, состо щий из датчиков 2, передатчика 3, канал св зи 4 и приемный полукомплект 5, состо щий из формировател  6 импульсов, регистра 7 сдвига, блока 8 синхронизации, счетчика 9, блока 10 выделени  маркерного сигнала, инициатора 11 импульсов, второго и первого распределителей 12, 13 импульсов, первого, второго элементов И 14, 15, блока 16 обнаружени  ошибки, первого, второго блоков 18, 19 пам ти, первого, второго вычитателей 21, 22, блоков 24 воспроизведени . Цель достигаетс  введением элемента НЕ 17, сумматора 23, блока 25 элементов И и третьего блока 20 пам ти. 3 ил.

Description

(Л

С

Изобретение относитс  к технике передачи данных, дискретной информации и телемеханике , может примен тьс  дл  информационного обеспечени  сетей св зи , систем передачи данных и автоматизированных систем управлени 

Цель изобретени  повышение точности приема.

На фиг. 1 изображена структурна  электрическа  схема предложенной многоканальной цифровой телеметрической системы; на фиг. 2 - схема первого распределител , на фиг. 3 - схема первого вычита- тел .

Многоканальна  цифрова  телеметрическа  система содержит передающий полукомплект 1, состо щий из датчиков 2, передатчика 3, канал св зи 4 и приемный полукомплект 5. состо щий из формировател  6 импульсов, регистра 7 сдвига, блока

8 синхронизации, счетчика 9, блока 10 выделени  маркерного сигнала, инициатора 11 импульсов, второго распределител  12 импульсов (каналов), первого распределител  13 импульсов, первого элемента И 14, второго элемента И 15, блока 16 обнаружени  ошибки, элемента НЕ 17, первого, второго и третьего блоков 18-20 пам ти, первого, второго вычитателей 21, 22, сумматора 23, блоков 24 воспроизведени , блока 25 элементов И.

Распределитель 13 состоит из элемента ИЛИ 26, элементов И 27-29 и кольцевого регистра 30 сдвига. Вычитатель 21 состоит из сумматора 31, сумматора 32 по модулю два, сумматора 33, сумматоров 34 по модулю два.

Многоканальна  цифрова  телеметрическа  система работает следующим образом

О NJ

ГО

ь

Ю 00

Ю

Передатчик 3 производит опрос дат чиков 2 и формирует сообщени  по результатам опроса отдельных датчиков, представл ющее собой последовательную кодо-импульсную посылку информационных и контрольных символов кода, Конт рольные кодовые символы ввод тс  дл  проверки лишь ограниченного числа рлзр  дов (младших или старших - в зависимости от цели передачи информации). Сообщени  поступают в канал 4 св зи циклически в определенной, заранее известной последовательности Циклы передачи отличаютс  друг от друга маркерным сигналом.

Приемный полукомплект 5, принима  кодовые сообщени  из каналов св зи, преобразует последовательный код в параллельный и выдает его в соответствующие блоки воспроизведени  24. В случае обнаружени  ошибки в некотором сообщении, представл ющем собой некоторое значение какого-либо параметра, выдача информации в соответствующий блок 24 запрещаетс  Сигналы из канала св зи 4 посыпают а фор мирователь 6 импульсов Блок 8 синхроьи зации сравнивает фазу выходных импульсов формировател  6 с фазой импульсов нг выходе распределител  13 Им осуществл ет с  коррекци  частоты и фазы импульсов генератора 11. Иначе говор , блок 8 синх ронизирующий узел с непосредственным воздействием на задающий генератор Ре гистр 7 сдвига выполн ет функции преобра зовани  последовательного кода в параллельный и запоминание информации, прин той в одном кодовом сообщении На информационный вход регистра 7 поступает последовательный код сообщени  от формировател  6. Сдвиг осуществл етс  импульсами, поступающими от распределител  13 (конкретно с выхода элемента И 27). При поступлении на вход приемника последнего символа очередного сообщени  (все сообщени  имеют равную фиксированную длину, а разр дность регистра сдвига равна длине сообщений), на выходах регистра 7 имеетс  параллельный код. соответствующий этому сообщению. Одновременно с этим с выхода счетчика 9 (его емкость равна зар дности сообщени ) по вл етс  одиночный импульс, поступающий на элементы И t4 и 15.

В вычиУателе 21 определ етс  абсолютна  величина разности между предыду щим значением данного параметра, записанным в блоке пам ти 18. и новым значением этого же параметра, содержащимс  в регистре 7. Вычитатель 21 работает следующим образом (на фиг. 3 приведен в качестве примера вычитатель. оперирую

щии с трехразр дными двоичными числами старшим, четвертым разр дом определ етс  знак числа О положительное 1 отрицательное) Определ етс  модуль раз

ности Вычитание замен етс  сложением чисел в дополни гольном коде, причем новое значение параметра используетс  п качест ве уменьшаемого   старое как вычитаемое На сумматорах 14 фо пируете ч

0 дополнительный код отрицательного вычитаемого (с единицей в старшем, знаковом четвертом в данном случат, разр де с добавлением единицы в младший разрпд путем присоединени  вводною перенос 

5 РО к единичному потенциалу После сум мировани  на сумматоах 32 и 33 произпо дитс  преобразование суммы в пр мой код {..спи зсг -j am разр д суммы нуле вой то результат Ьез изменений выводит0 с  на выходах блок л ее .i знаковый разр д единичный, ш производитс  обычное преобразование инверси  суммы на сумм.-) торах 32 и добавление сдпни в младший разр д на сумматоре 33 ш калиг ; вход

Ь РО

Выбор элементов пам ти п о юке 18, соответствующих этому параметру осущр ствл етс  адресным гчи чалом, поступающим от распределител  12 Полученна  на

0 выходе вычислителе21 разность пычмтастч в вычитателе 22 из соответствующего , наче- ни  апертуры дл  ттого параметра и дл  текущего интервала времени г е -,ду данными значени ми и предыдущим прин тым

5 правильно Апертуры з.чписанн ь блоке 19(он выполн етс  в ii -де г еточною запоминающего устройства и то врем  как первый и третий бпоки нам т щ. делэпл ют собой оперативные запоминающие утрой

0 ства) Значение апергуры выбираетс  по адресам сформированием распределителем 12 и 20 Рели результат вычитани  в блок. 22 больше нул  (апертура больше текущего изменени  реального параметра), то на

5 элемент И 15 с выхода вычислител  22 (выполненного в виде обычного, устройства сравнени , у которою дл  формировани  выходного сигнала использутс  выход типа больше) поступает разрешающий единичО ный сигнал

Таким образом запрещающий (по апертуре ) сигнал формируетс  в зависимости от соотношени  апертуры и текущей разности данного и предыдущего эначрнич дачного

5 параметра.

Блок 19 содержит две группы адресных разр дов Одна, с распределител  12,определ ет группу апертур дл  определенного параметра Остановим «н сколько подробнее на другой г УГ пе чдрег-нн разр дов

формируемых на блоке пам ти 20. По адресам , вырабатываемым тем же распределителем 12, в блоке 20 хран тс  дл  каждого параметра текущие значени  предыдущих (последних смежных, т.е. идущих подр д) ошибочных передач. Таким образом, в блоке пам ти 19 хран тс  апертуры дл  следующих вариантов приема некоторого (любого) параметра (определ емых адресами из блока пам ти 20):

а)предыдуща  передача была безошибочной;

б)одна предыдуща  передача имела ошибку в сообщении;

в)две предыдущие смежные передачи содержали ошибки и т.д.

Таким образом, запрещающий (по апертуре ) сигнал поступает в зависимости от значений прин того в текущий момент времени параметра и его апертуры, завис щей от интервала времени между текущим и предыдущим правильно прин тым значением (с учетом числа сообщений данного параметра между ними, прин тых с ошибками).

Блок 16 обнаружени  ошибки в кодовом сообщении осуществл ет проверку на достоверность определенного числа(выбранных пользователем среди всех разр дов сообщений) разр дов путем анализа проверочных разр дов, поступивших из канала 4 св зи и записанных в регистре 7, этот блок формирует запрещающий нулевой потенциал при обнаружении ошибок, и при отсутствии ошибок - разрешающий единичный потенциал, который поступает на вход элемента И 15, дава  разрешение на прохождение записывающего импульса с выхода распределител  13 в блоки 24. При этом код информации по данному параметру с регистра 7 переписываетс  в соответствующий блок воспроизведени . Это происходит в момент приема полностью сообщени  (сигнал со счетчика) по разрешающим сигналам от распределител  13 и вычитател  22. Перезапись нового значени  параметра (при отсутствии ошибки) осуществл етс  по сигналу с третьего выхода распределител  13 на элемент И 14 по разрешающим сигналам со счетчика 9 и блока 16.

Перезапись нового значени  параметра в блок 18 совпадает по времени с записью результата обнаружени  ошибки в блок 20 пам ти. В случае наличи  ошибки из блока 16 поступает О - сигнал, преобразуемый элементом НЕ 17 в 1, и это значение суммируетс  на сумматоре 23 с текущим значением предыдущих смежных неверно прин тых сообщений по данному параметру и по разрешающему сигналу с элемента

HI1 17 и по сигналу записи с элемента И 14 через блок И 25 записываетс  в блок 20, теперь это новый адрес, по которому при следующем прин тии значени  данного па5 раметра будет вз то новое (как правило, большее) значение апертуры. Если же текущее сообщение прин то без ошибки, то сигнал с выхода элемента НЕ 17 равен нулю, и по сигналу записи содержимое соответству0 ющей  чейки блока 20 обнул етс , дл  последующего значени  параметра данное устройство будет работать аналогично прототипу . Перезапись параметра в блок 18 и корректировка адреса апертуры происходит

5 по сигналу с третьего входа распределител  13. Переключение распределител  12 производитс  по заднему фронту сигнала со счетчика 9. Обнаружив маркерный сигнал, блок 10 вырабатывает импульс, который, по0 ступа  на установочные входы счетчика 9 и блока 12. устанавливает их в исходное состо ние . Блок 10 может быть выполнен в виде обычного дешифратора, настроенного на кодовую последовательность, вы5 бранную в качестве маркерной (с одних триггеров снимаемые сигналы в регистре используютс  в пр мой форме, с других - в инверсной).

0Блок 16 представл ет собой декодер

произвольно выбранного дл  передачи кода , работающий в режиме обнаружени  ошибок. Код может быть, например, циклическим , итеративным, Хеминга. Декодер вы5 полн етс  по стандартной схеме дл  конкретного кода. Например, при использовании кода с проверкой на нечетность (самый распространенный код) данный блок представл ет собой совокупность включен0 ных последовательно (по пирамидальной схеме) сумматоров по модулю два либо стандартное устройство - микросхему. На входы сумматоров (свободные) поданы защищаемые кодом разр ды информационной части

5 сообщени  и проверочный разр д. При обнаружении ошибки (четное число единиц в сумме по модулю два) на выходе последнего сумматора будет нуль, что и требуетс . Совместно с регистром 7 блок 16, выполнен0 ный в качестве дешифратора, легко образуют декодер кода Хемминга в режиме обнаружени  ошибки,

Блок 8 синхронизации может быть выполнен по принципу обычного устройства

5 тактовой синхронизации с непосредственным воздействием на задающий генератор, где между выходом генератора и входом фазового детектора включаетс  распределитель 13, что не измен ет принципа и характеристик работы устройства.

Распределитель 13 импульсов работает следующим образом: его разр дность равна разр дность сообщений +2. Первые разр ды , число которых равно разр дности сообщени , соединены с входами элемента ИЛИ 26, сигналы с него (в цикле обработки данного параметра число их равно разр дности сообщени ) осуществл ют сдвиг при нимаемого сообщени  в регистре и подсчет числа символов в счетчике. Предпоследний разр д (соединенный с элементом 28) реализует перезапись полученной информации в блоки 24. Последний разр д через элемент И 29 осуществл ет перезапись новой информации в блок 18 и коррекцию адреса будущей апертуры в блоке 20. Исходное состо ние распределител  13 - все разр ды, кроме младшего, обнулены, и по ним последовательно в процессе работы устройства циркулирует единица.

ЭЧ7Н0г

-J t j

Claims (1)

1. Формула изобретени  Многоканальна  цифрова  телеметрическа  система по авт св. N 1053127, отличающа с  тем. что, с целью повышени  точности приема, введены последовательно соединенные элемент НЕ. сумматор, блок элементов И и третий блок пам ти, причем выход генератора импульсов соединен с дополнительным входом блока обнаружени  ошибки, выход которого соединен с третьим входом первого элемен та И и входом элемента НЕ, выход которого соединен с вторым входом блока элементов И, выход второго распределител  соединен с вторым входом третьего блока пам ти, третий вход которого соединен с выходом первого элемента И, выход третьего блока пам ти соединен с дополнительным входом второго блока пам ти и вторым входом сумматора .

   7J

   75

   I 24

   От 6л. 7

   От бк. 18

   + ГБл 7

   + К 5л. 15 К 6л. Щ

   Фиг. 2

   Кбл.22

   Фиг.З