KR900004024A - 반도체 논리회로 - Google Patents

반도체 논리회로 Download PDF

Info

Publication number
KR900004024A
KR900004024A KR1019890011325A KR890011325A KR900004024A KR 900004024 A KR900004024 A KR 900004024A KR 1019890011325 A KR1019890011325 A KR 1019890011325A KR 890011325 A KR890011325 A KR 890011325A KR 900004024 A KR900004024 A KR 900004024A
Authority
KR
South Korea
Prior art keywords
bits
logic circuit
bit data
semiconductor logic
channel transistor
Prior art date
Application number
KR1019890011325A
Other languages
English (en)
Other versions
KR950004643B1 (ko
Inventor
기미요시 우사미
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR900004024A publication Critical patent/KR900004024A/ko
Application granted granted Critical
Publication of KR950004643B1 publication Critical patent/KR950004643B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49994—Sign extension

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Logic Circuits (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Bus Control (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음

Description

반도체논리회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도(a) 및 제 1 도(b)는 본 발명에 다른 반도체논리회로의 실시예
제 2도 (a)는 제 1도 (a),(b)에 도시된 각 멀티플렉서의 상세도. 제 2 도 (b)는 제 1 도 (a),(b)에 도시된 각 클럭제어형 인버터의 상세도.
제 3 도는 종래 기술에 다른 논리회로의구성도.

Claims (5)

  1. 각 P채널트랜지스터 및 N채널트랜지스터의 소오스끼리와 드레인끼리가 접속되어 다수의 CMOS전송게이트 쌍(200~214, 300~322, 400~426, 500~520, 700~717, 900~911)이 구성되고, 이들 전송게이트쌍(200~214, 300~322, 400~426, 500~520, 700~717, 900~911)이 직렬로 접속되어 적어도 1개의 단이 구성되며, 이 단에는 상기 전송게이트 쌍의 소오스전극에 그 출력단자가 접속되면서 그 입력단자가 서로 접속된 클릭제어형 인버터(600~605,800~804)가 배치된 것을 특징으로 하는 반도체논리회로.
  2. 제 1항에 잇어서, 확장할 비트수를 표시하는 신호(EX4~EX16)를 기초로 상기 전송게이트(200~214, 300~322, 400~426, 500~520, 700~717, 900~911)쌍 및 클릭제어형 인버터(600~605, 800~804)가 제어됨으로써 입력비트데이터의 비트확장이 행해지도록 된 것을 특징으로 하는 반도체논리회로.
  3. 제 2항에 있어서, 상기 입력비트데이터는 4비트, 8비트 및 16비트이고 이들 중 어느 것이든 비트길이를 32비트데이터로 확장하도록 된 것을 특징으로 하는 반도체논리회로.
  4. 각 P채널트랜지스터 및 N채널트랜지스터으 소오스끼리와 드레인끼리가 접속되어 다수의 CMOS전송게이트쌍(200~214, 300~322, 400~426, 500~520, 700~717, 900~911)이 구성되고, 이들 전송게이트쌍(200~214, 300~322, 400~426, 500~520, 700~717, 900~911)이 확장할 비트수에 따라 직렬로 접속되어 각 단에 배치됨과 더불어 특정단의 전송 게이트의 소오스전극에 그 출력단자가 접속되면서 그 입력단자가 서로 접속된 다수의 클릭제어형 인버터(600~604, 800~804)가 구비되어, 상기 확정할 비트수를 표시하는 신호(EX4,EX8,EX16)에 따라서 상기 전송게이(200~214, 300~322, 400~426, 500~520, 700~717, 900~911)쌍 및 클럭세어형 인버터(600~604, 800~804)를 제어해서 입력비트데이터의 비트확장을 행하도록 된 것을 특징으로 하는 반도체논리회로.
  5. 제 4항에 있어서, 상기 입력비트데이터는 4비트 및 16비트이고 이들 중 어는 것이든 비트길이를 32비트데이터로 확장하도록 된 것을 특징으로 하는 반도체논리회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890011325A 1988-08-09 1989-08-09 반도체 논리회로 KR950004643B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63-197171 1988-08-09
JP88-197171 1988-08-09
JP63197171A JPH07105727B2 (ja) 1988-08-09 1988-08-09 半導体論理回路

Publications (2)

Publication Number Publication Date
KR900004024A true KR900004024A (ko) 1990-03-27
KR950004643B1 KR950004643B1 (ko) 1995-05-03

Family

ID=16369975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890011325A KR950004643B1 (ko) 1988-08-09 1989-08-09 반도체 논리회로

Country Status (5)

Country Link
US (1) US5091660A (ko)
EP (1) EP0354534B1 (ko)
JP (1) JPH07105727B2 (ko)
KR (1) KR950004643B1 (ko)
DE (1) DE68914543T2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5894176A (en) * 1991-06-14 1999-04-13 Integrated Device Technology, Inc. Flexible reset scheme supporting normal system operation, test and emulation modes
US5250855A (en) * 1992-03-20 1993-10-05 Vlsi Technology, Inc. Fast logic circuits
US6040791A (en) * 1994-11-17 2000-03-21 Xerox Corporation System and method for grey value expansion of pixel data

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1238113A (ko) * 1969-03-07 1971-07-07
NL7211675A (ko) * 1972-08-26 1974-02-28
US4177456A (en) * 1977-02-10 1979-12-04 Hitachi, Ltd. Decoder for variable-length codes
EP0178813B1 (en) * 1984-10-01 1993-08-18 Matsushita Electric Industrial Co., Ltd. Method and apparatus for encoding binary data
JPS62146021A (ja) * 1985-12-20 1987-06-30 Nec Corp Ｃｍｏｓエンコ−ド回路
JPH0821860B2 (ja) * 1986-05-08 1996-03-04 日本電気株式会社 デコ−ダ

Also Published As

Publication number Publication date
EP0354534A3 (en) 1990-09-05
DE68914543D1 (de) 1994-05-19
JPH0247930A (ja) 1990-02-16
KR950004643B1 (ko) 1995-05-03
EP0354534B1 (en) 1994-04-13
DE68914543T2 (de) 1994-08-25
JPH07105727B2 (ja) 1995-11-13
EP0354534A2 (en) 1990-02-14
US5091660A (en) 1992-02-25

Similar Documents

Publication Publication Date Title
KR900002328A (ko) 감지회로
KR910013535A (ko) 반도체 집적회로
KR900015464A (ko) 논리신호 기억과 전송회로
KR910021051A (ko) 어드레스 디코드회로
KR890007504A (ko) 논리 연산회로
KR870004446A (ko) 래치회로
JPS6169215A (ja) プログラマブル・ロジツク・アレイ
KR880002325A (ko) Cmost 입력 버퍼
KR900004024A (ko) 반도체 논리회로
KR890005996A (ko) 동기 플립플롭회로
KR880008545A (ko) 디코딩회로
KR910016007A (ko) 다이나믹 배럴 시프터
KR890011215A (ko) 일치판정회로
KR890001104A (ko) 반도체집적회로
EP0302764B1 (en) Circuit for comparing magnitudes of binary signals
KR860009419A (ko) 집적 전자 다중 회로
SU1287147A1 (ru) Узел формировани переноса в сумматоре
SU743200A1 (ru) Элемент с трем состо ни ми
KR100236722B1 (ko) n비트 제로 검출 회로
KR950003849Y1 (ko) 디플립플롭
KR890007290A (ko) 레벨변환기를 구비한 반도체 메모리 장치
KR20000003339A (ko) 해저드를 제거한 멀티플렉서
SU1148114A1 (ru) Логический элемент
KR0147707B1 (ko) 제로 비트 스트링 검출 회로
KR940000255Y1 (ko) 병렬 처리 3비트 가산기 회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030430

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee