KR880008545A - 디코딩회로 - Google Patents
디코딩회로 Download PDFInfo
- Publication number
- KR880008545A KR880008545A KR870013240A KR870013240A KR880008545A KR 880008545 A KR880008545 A KR 880008545A KR 870013240 A KR870013240 A KR 870013240A KR 870013240 A KR870013240 A KR 870013240A KR 880008545 A KR880008545 A KR 880008545A
- Authority
- KR
- South Korea
- Prior art keywords
- gates
- input code
- bit
- voltage source
- transfer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/14—Conversion to or from non-weighted codes
- H03M7/16—Conversion to or from unit-distance codes, e.g. Gray code, reflected binary code
- H03M7/165—Conversion to or from thermometric code
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
- Logic Circuits (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
- Microcomputers (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 3 도는 본 발명에 따른 디코딩회로의 실시예를 나타내는 회로도,
제4도는 레지스터의 출력선택을 목적으로 본 발명에 따른 디코딩회로의 실시예에 적용된 마이크로컴퓨터를 나타내는 시스템 블럭도,
제5도는 제4도에 도시한 선택기의 부분회로 구성을 나타내는 회로도.
Claims (4)
- 제 1 전압 소오스 : 상기 제 1 전압 소오스에 의해 공급된 전압보다 낮은 전압을 공급하기 위한 제 2 전압 소오스 ; 전송게이트의 m행×n열 매트릭스 배열, 이때 상기 매트릭스 배열의 각 열에 있는 2상호 인접 전송게이트중의 하나의 출력단자는 상기2상호 인접 전송게이트중의 다른 것의 입력단자에 연결되며, 마지막 행에 있는 n 전송게이트의 입력단자는 상기 제 1 전압 소오스에 연결되며, 제 1 행에 있는 n 전송게이트의 출력단자는 상기 제 2 전압 소오스에 연결되며 ; 그리고 n- 비트 입력코드의 각 비트를 반전하기 위한 반전기 수단, 이때 각 열에 있는 상기 전송게이트는 상기 입력코드의 대응비트 및 상기 반전기 수단으로부터의 상기 입력코드의 반전된 대응비트가 제공되도록 구성되며, 상기 매트릭스 배열에 있는 상기 전송게이트는 소정 행에 있는 모든 n 전송게이트가 소정치를 갖는 상기 n- 비트 입력코드에 응하여 동시에 오프되도록 연결된 게이트를 구비한 것을 특징으로 하는 디코딩회로.
- 제 1 항에 있어서, 상기 전송게이트의 각각은 병렬로 연결된 P- 채널 트랜지스터 및 N- 채널 트랜지스터로 구성되는 것을 특징으로 하는 디코딩회로.
- 제2항에 있어서, 각 열에 있는 상기 전송게이트는 상기 n- 비트 입력코드의 대응비트가 제공된 P- 채널 트랜지스터중의 소정 하나의 게이트 및 상기 n- 비트 입력코드의 반전된 대응비트가 제공된 P- 채널 트랜지스터 중의 잔여것의 게이트로 구비된 것을 특징으로 하는 디코딩회로.
- 제 1 항에 있어서, 각각의 상기 전송게이트는 상보형 금속산화 반도체 트랜지스터로 구성된 것을 특징으로 하는 디코딩회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61304568A JPS63156427A (ja) | 1986-12-19 | 1986-12-19 | デコ−ド回路 |
JP?61-304568 | 1986-12-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880008545A true KR880008545A (ko) | 1988-08-31 |
KR900008055B1 KR900008055B1 (en) | 1990-10-31 |
Family
ID=17934559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR8713240A KR900008055B1 (en) | 1986-12-19 | 1987-11-24 | Decoding circuitry |
Country Status (4)
Country | Link |
---|---|
US (1) | US4866305A (ko) |
EP (1) | EP0272179A3 (ko) |
JP (1) | JPS63156427A (ko) |
KR (1) | KR900008055B1 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE68924876T2 (de) * | 1988-07-12 | 1996-04-25 | Sony Corp | Integrierte Halbleiterschaltungen. |
JPH02166826A (ja) * | 1988-12-20 | 1990-06-27 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
US5039883A (en) * | 1990-02-21 | 1991-08-13 | Nec Electronics Inc. | Dual input universal logic structure |
KR950005049B1 (ko) * | 1992-02-18 | 1995-05-17 | 현대전자산업주식회사 | 디코딩 회로 |
JP3008691B2 (ja) * | 1992-09-03 | 2000-02-14 | 三菱電機株式会社 | 符号変換回路 |
JPH0766732A (ja) * | 1993-08-25 | 1995-03-10 | Mitsubishi Electric Corp | 符号変換装置 |
EP0713294A1 (en) * | 1994-11-18 | 1996-05-22 | STMicroelectronics S.r.l. | Decoder with reduced architecture |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4946099A (ko) * | 1972-09-09 | 1974-05-02 | ||
JPS506300A (ko) * | 1973-05-17 | 1975-01-22 | ||
NL7612223A (nl) * | 1976-11-04 | 1978-05-08 | Philips Nv | Geintegreerde schakeling. |
JPS5597734A (en) * | 1979-01-19 | 1980-07-25 | Toshiba Corp | Logic circuit |
JPS6018892A (ja) * | 1983-07-12 | 1985-01-30 | Sharp Corp | 半導体デコ−ダ回路 |
JPS60110035A (ja) * | 1983-11-18 | 1985-06-15 | Nec Corp | シフトビット数制御回路 |
JPS60198922A (ja) * | 1984-03-21 | 1985-10-08 | Sharp Corp | Mosfet回路 |
US4607176A (en) * | 1984-08-22 | 1986-08-19 | The United States Of America As Represented By The Secretary Of The Air Force | Tally cell circuit |
US4617477A (en) * | 1985-05-21 | 1986-10-14 | At&T Bell Laboratories | Symmetrical output complementary buffer |
US4710649A (en) * | 1986-04-11 | 1987-12-01 | Raytheon Company | Transmission-gate structured logic circuits |
-
1986
- 1986-12-19 JP JP61304568A patent/JPS63156427A/ja active Pending
-
1987
- 1987-11-17 US US07/122,088 patent/US4866305A/en not_active Expired - Fee Related
- 1987-11-24 KR KR8713240A patent/KR900008055B1/ko not_active IP Right Cessation
- 1987-11-24 EP EP87402658A patent/EP0272179A3/en not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
EP0272179A2 (en) | 1988-06-22 |
KR900008055B1 (en) | 1990-10-31 |
US4866305A (en) | 1989-09-12 |
JPS63156427A (ja) | 1988-06-29 |
EP0272179A3 (en) | 1990-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4038564A (en) | Multi-level voltage selection circuit | |
US5059835A (en) | Cmos circuit with programmable input threshold | |
KR860006876A (ko) | 반도체 장치 | |
KR910013535A (ko) | 반도체 집적회로 | |
JPH0370249B2 (ko) | ||
KR900002328A (ko) | 감지회로 | |
KR870011616A (ko) | 센스 앰프 | |
KR890007504A (ko) | 논리 연산회로 | |
KR910021051A (ko) | 어드레스 디코드회로 | |
KR880012014A (ko) | Bimos 논리회로 | |
KR890010906A (ko) | 스태틱 ram의 출력회로 | |
KR880011794A (ko) | 다이나믹형 디코우더 회로 | |
KR900002457A (ko) | 출력버퍼회로 | |
KR880008545A (ko) | 디코딩회로 | |
KR920017123A (ko) | Eeprom | |
KR890004323A (ko) | 반도체 기억장치 | |
KR860009418A (ko) | 반도체 메모리 장치의 디코오더 회로 | |
KR890013769A (ko) | 중간전위생성회로 | |
KR970016535A (ko) | 어드레스 디코더 | |
KR930022370A (ko) | 반도체 메모리 장치 | |
KR890001104A (ko) | 반도체집적회로 | |
KR970051151A (ko) | 외부 데이타의 입력없이 라이트 동작을 수행하는 기능을 갖는 반도체 기억 장치 | |
EP0302764B1 (en) | Circuit for comparing magnitudes of binary signals | |
KR890007290A (ko) | 레벨변환기를 구비한 반도체 메모리 장치 | |
KR970051273A (ko) | 워드라인 구동 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |