KR20000003339A - 해저드를 제거한 멀티플렉서 - Google Patents

해저드를 제거한 멀티플렉서 Download PDF

Info

Publication number
KR20000003339A
KR20000003339A KR1019980024569A KR19980024569A KR20000003339A KR 20000003339 A KR20000003339 A KR 20000003339A KR 1019980024569 A KR1019980024569 A KR 1019980024569A KR 19980024569 A KR19980024569 A KR 19980024569A KR 20000003339 A KR20000003339 A KR 20000003339A
Authority
KR
South Korea
Prior art keywords
signal
gate
input
multiplexer
output
Prior art date
Application number
KR1019980024569A
Other languages
English (en)
Other versions
KR100301429B1 (ko
Inventor
이도영
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980024569A priority Critical patent/KR100301429B1/ko
Publication of KR20000003339A publication Critical patent/KR20000003339A/ko
Application granted granted Critical
Publication of KR100301429B1 publication Critical patent/KR100301429B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit

Landscapes

  • Electronic Switches (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 트랜지스터 수와 해저드를 줄인 다중화 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 회로의 오동작을 초래하는 해저드(Hazard)를 제거하고 트랜지스터의 수를 줄이기 위한 다중화 장치를 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 제어신호에 따라 제1 입력신호 또는 제2 입력신호를 선택하여 출력하는 멀티플렉서에 있어서, 상기 제어신호가 인가되는 입력단에 게이트가 연결되고, 상기 제1 입력신호가 입력되는 입력단에 소오스가 연결되며 출력노드에 드레인이 연결된 P채널 트랜지스터; 및 상기 제어신호 입력단에 게이트가 연결되고, 상기 제2 입력신호가 입력되는 입력단에 소오스가 연결되며, 상기 출력노드에 드레인이 공통 연결된 N채널 트랜지스터를 포함함.
4. 발명의 중요한 용도
본 발명은 디지털 논리 설계 등에 이용됨.

Description

해저드를 제거한 멀티플렉서
본 발명은 멀티플렉서에 관한 것으로, 특히 트랜지스터의 수를 최소화하여 회로의 점유 면적을 줄이며, 회로의 오동작을 초래하는 해저드(Hazard)를 제거하여 에러 발생을 사전에 방지하고, 전력 소모를 줄인 멀티플렉서에 관한 것이다.
일반적으로, 디지털 논리 설계시 많은 게이트(Gate)들이 사용되고 있으며, 주문형 집적회로(ASIC)나 범용 집적회로(ASSP : Application Standard Specific Product) 등의 설계를 위해 많은 매크로 서브블록(Macro-Sub-Block)들을 라이브러리(Library)로 제작하여 사용하고 있다.
그런데, 이중 가장 많이 사용되고 있는 매크로셀(Macro Cell)중 하나가 멀티플렉서(Multiplexer)인데, 특히 2:1 다중화기는 마치 게이트처럼 빈번하게 사용되는 매크로셀 가운데 하나이다.
도 1 은 종래의 2:1 멸티플렉서(MUX)의 회로 구성도로서, 도면에서 "101 내지 103"은 반전 논리곱(NAND) 게이트이고, "104"는 반전 게이트(Inverter)를 각각 나타낸 것이다.
도 1을 참조하면, 종래의 멀티플렉서(MUX)는 제1 입력단자(P1)를 통해 인가되는 입력신호(A)와 제3 입력단자(P3)를 통해 인가되는 제어입력신호(C)를 반전 논리곱(NAND) 연산하기 위한 제1 반전 논리곱 게이트(101)와, 제3 입력단자(P3)를 통해 인가되는 제어입력신호(C)를 반전시키기 위한 반전 게이트(104)와, 상기 반전 게이트(104)로부터 출력되는 반전신호와 제2 입력단자(P2)를 통해 인가되는 입력신호(B)를 반전 논리곱 연산하기 위한 제2 반전 논리곱 게이트(102)와, 상기 제1 반전 논리곱 게이트(101)로부터 인가되는 출력신호(D)와 상기 제2 반전 논리곱 게이트(102)로부터 인가되는 출력신호(E)를 반전 논리곱 연산하기 위한 제3 반전 논리곱 게이트(103)를 포함한다.
상기한 바와 같이 3개의 반전 논리곱 게이트(101 내지 103)와 1개의 반전 게이트(104)로 구성되는 종래의 멀티플렉서(MUX)의 동작을 살펴보면 다음과 같다.
만약, 상기 제1 입력단자(P1) 및 제2 입력단자(P2)에 각각 하이(High) 상태의 신호(A,B)가 인가되고, 상기 제3 입력단자(P3)에 로우(Low) 상태의 제어입력신호(C)가 인가되면, 반전 게이트(104)의 출력값이 하이("1")가 되어 제1 반전 논리곱 게이트(101) 및 제2 반전 논리곱 게이트(102)의 출력신호(D,E)는 각각 하이("1") 및 로우("0")가 된다. 따라서, 제3 반전 게이트(103)는 출력단자(Output1)를 통해 최종적으로 하이("1") 신호를 출력한다.
도 2 는 도 1의 멀티플렉서(MUX)의 동작 타이밍도이다.
도 2를 참조하면, 제3 반전 게이트(103)의 출력단자(Output1)를 통해 출력된 출력신호는 원치 않는 해저드(Hazard)를 만든다. 여기서, 해저드(Hazard)는 경우에 따라 디지털 논리 설계시 많은 에러 발생의 원인이 되며, 이러한 해저드의 전파에 의해 전력(Dynamic Power) 소모가 발생하여 불필요한 전력의 손실을 초래한다.
특히, 위에서와 같이 종래의 멀티플렉서에 의해 발생되는 해저드(Hazard) 문제는 궤환 회로 구성시 끝없이 토글(Toggle)되는 결과를 유발하여 칩의 오동작 원인이 되기도 하였다.
이러한 문제점을 개선하기 위하여, 종래에 해저드를 제거한 멀티플렉서(MUX)가 제안되었는데, 이를 도 3을 참조하여 설명한다.
도 3 은 종래의 해저드를 제거한 멀티플렉서(MUX)의 회로 구성도로서, 도면에서 "301 내지 304"는 반전 논리곱(NAND) 게이트이고, "305"는 반전 게이트(Inverter)를 각각 나타낸 것이다.
도 3을 참조하면, 종래의 해저드를 제거한 멀티플렉서(MUX)는 제1 입력단자(P1)를 통해 인가되는 입력신호(A)와 제3 입력단자(P3)를 통해 인가되는 제어입력신호(C)를 반전 논리곱(NAND) 연산하기 위한 제1 반전 논리곱 게이트(301)와, 상기 제1 입력단자(P1)를 통해 인가되는 입력신호(A)와 제3 입력단자(P3)를 통해 입력되는 제어입력신호(C)를 반전 논리곱 연산하기 위한 제2 반전 논리곱 게이트(302)와, 상기 제3 입력단자(P3)를 통해 인가되는 제어입력신호(C)를 반전시키기 위한 반전 게이트(305)와, 상기 반전 게이트(305)로부터 출력된 반전신호와 상기 제2 입력단자(P2)를 통해 인가되는 입력신호(B)를 반전 논리곱 연산하기 위한 제3 반전 논리곱 게이트(303)와, 제1 내지 제3 반전 논리곱 게이트(301 내지 303)로부터 인가되는 출력신호(D,E,F)를 반전 논리곱 연산하기 위한 제4 반전 논리곱 게이트(304)를 포함한다.
상기한 바와 같이 해저드를 제거한 종래의 멀티플렉서(MUX)의 동작을 살펴보면 다음과 같다.
만약, 상기 제1 입력단자(P1)와 상기 제2 입력단자(P2)에 각각 하이(High) 상태의 입력신호(A,B)가 인가되고, 상기 제3 입력단자(P3)에 로우(Low) 상태의 제어입력신호(C)가 인가되면, 반전 게이트(305)의 출력값이 하이("1") 상태가 되어 제1 반전 논리곱 게이트(301) 내지 제3 반전 논리곱 게이트(303)의 출력신호(D,F,E)는 각각 하이("1"), 로우("0"), 및 로우("0") 상태가 된다. 따라서, 상기 제4 반전 논리곱 게이트(304)는 출력단자(Output2)를 통해 최종적으로 하이("1") 신호를 출력한다.
도 4 는 도 3의 멀티플렉서(MUX)의 동작 타이밍도이다.
도 4를 참조하면, 출력단자(Output2)를 통해 출력된 출력신호에서 해저드(Hazard)가 제거되었음을 알 수 있다.
그러나, CMOS 트랜지스터를 이용하여 상기 멀티플렉서를 설계한다고 가정할 때, 상기 도 1의 멀티플렉서는 14개의 트랜지스터를 필요로 하는 반면, 상기 도 3의 해저드가 제거된 멀티플렉서는 무려 20개의 트랜지스터를 필요로 한다.
따라서, 회로의 구성이 복잡해져서 칩에서의 점유 면적이 늘어날 뿐만아니라, 크리티컬 경로(Critical Path)가 1개의 반전 게이트와 2개의 반전 논리곱 게이트로 구성되므로써 속도가 저하되는 문제점이 있었다.
상기한 바와 같은 종래의 제반 문제점을 해결하기 위하여 안출된 본 발명은, 회로의 오동작을 초래하는 해저드(Hazard)를 제거함과 동시에 구성에 요구되는 트랜지스터의 수를 최소화한 멀티플렉서를 제공하는데 그 목적이 있다.
도 1 은 종래의 해저드를 갖고 있는 멀티플렉서(MUX)의 회로 구성도.
도 2 는 도 1의 멀티플렉서(MUX)의 동작 타이밍도.
도 3 은 종래의 해저드를 제거한 개선된 멀티플렉서(MUX)의 회로 구성도.
도 4 는 도 3의 멀티플렉서(MUX)의 동작 타이밍도.
도 5 는 본 발명에 따른 트랜지스터 수를 최소화하면서 해저드를 제거한 멀티플렉서의 일실시예 회로 구성도.
도 6 은 본 발명에 따른 트랜지스터 수를 최소화하면서 해저드를 제거한 멀티플렉서의 다른 실시예 회로 구성도.
*도면의 주요 부분에 대한 부호의 설명
PM : PMOS 트랜지스터
NM : NMOS 트랜지스터
IV : 반전 게이트
상기 목적을 달성하기 위한 본 발명은, 제어신호에 따라 제1 입력신호 또는 제2 입력신호를 선택하여 출력하는 멀티플렉서에 있어서, 상기 제어신호가 인가되는 입력단에 게이트가 연결되고, 상기 제1 입력신호가 입력되는 입력단에 소오스가 연결되며 출력노드에 드레인이 연결된 P채널 트랜지스터; 및 상기 제어신호 입력단에 게이트가 연결되고, 상기 제2 입력신호가 입력되는 입력단에 소오스가 연결되며, 상기 출력노드에 드레인이 공통 연결된 N채널 트랜지스터를 포함한다.
본 발명은, 제어신호에 따라 제1 입력신호 또는 제2 입력신호를 선택하여 출력하는 멀티플렉서에 있어서, 상기 제1 입력신호를 반전시키기 위한 제1 반전 게이트; 상기 제2 입력신호를 반전시키기 위한 제2 반전 게이트; 상기 제어신호가 인가되는 입력단에 게이트가 연결되고, 상기 제1 반전 게이트의 출력단에 소오스가 연결되며, 출력노드에 드레인이 연결된 P채널 트랜지스터; 상기 제어신호 입력단에 게이트가 연결되고, 상기 제2 반전 게이트의 출력단에 소오스가 연결되며, 상기 출력노드에 드레인이 공통 연결된 N채널 트랜지스터; 및 상기 출력노드로 출력되는 신호를 반전시키기 위한 제3 반전 게이트를 포함한다.
본 발명은, 제어신호에 따라 제1 입력신호 또는 제2 입력신호를 선택하여 출력하는 멀티플렉서에 있어서, 상기 제어신호에 따라 상기 제1 입력신호를 출력신호로 선택하는 제1 트랜지스터; 및 상기 제어신호에 따라, 상기 제2 입력신호를 출력신호로 선택하는 제2 트랜지스터를 포함하되, 상기 제어신호의 입력시 상기 제1 또는 제2 트랜지스터의 상보동작에 의해 어느 한 입력신호만 출력되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 5 는 본 발명에 따른 해저드를 제거한 멀티플렉서의 일실시예 회로 구성도이다.
본 발명의 바람직한 일실시예에 따른 트랜지스터와 해저드를 제거한 다중화 장치는 입력단자(P3)를 통해 입력신호(C)가 게이트에 인가되고 입력단자(P1)를 통해 입력신호(A)를 소오스에 인가하여 드레인으로 출력하기 위한 NMOS 트랜지스터(NM1)와, 입력단자(P3)를 통해 입력신호(C)가 게이트에 인가되고 입력단자(P2)를 입력신호(B)를 소오스에 인가하여 드레인으로 출력하기 위한 PMOS 트랜지스터(PM1)를 포함한다. 또한, NMOS 트랜지스터(NM1) 및 PMOS 트랜지스터(PM1)의 드레인에 각각 연결된 제4 입력단자(P4)와 최종 출력단자(Output2) 사이에 직렬 연결된 제1 반전 게이트(IV11) 및 제2 반전 게이트(IV12)를 포함한다.
상기한 바와 같은 구성을 갖는 본 발명의 일실시예에 따른 다중화 장치의 동작을 살펴보면 다음과 같다.
만약, 하이(High) 상태의 입력신호(A,B)와 로우(Low) 상태의 입력신호(C)가 인가되면, PMOS 트랜지스터(PM1) 및 NMOS 트랜지스터(NM1)의 게이트에 인가되는 입력신호(C)가 로우("0") 상태이므로 PMOS 트랜지스터(PM1)는 턴온되고, NMOS 트랜지스터(NM1)는 턴오프된다.
따라서, PMOS 트랜지스터(PM2)는 입력신호(B)가 소오스에 인가되어 드레인으로 출력되므로 하이("1")값을 출력한다(D).
그러므로, 제1 및 제2 반전 게이트(IV1,IV2)는 PMOS 트랜지스터(PM1)의 출력값("1")을 버퍼링시켜 최종 출력단(Output2)을 통해 하이("1") 신호를 출력한다.
상기한 바와 같이 본 발명의 일실시예에 따른 다중화 장치는 입력신호(C)에 의해 PMOS 트랜지스터(PN) 또는 NMOS 트랜지스터(NM)중 하나를 턴온시키는 스위칭 기능을 수행한다.
따라서, 입력신호(C)가 논리값 하이(즉, VDD: 전원전압)이면 NMOS 트랜지스터(NM)가 턴온되고 PMOS 트랜지스터(PM)가 턴오프되어 입력신호(A)가 출력단자(D)에 출력된다. 또한, 입력신호(C)가 논리값 로우(즉, VGND: 접지전압)이면 PMOS 트랜지스터(PM)가 턴온되고 NMOS 트랜지스터(NM)가 턴오프되어 입력신호(B)가 출력단자(D)에 출력된다.
여기서, 출력단자(D)에서 출력되는 값은 때에 따라 불완전한 논리값을 나타낼 수도 있다. 따라서, 보다 확실한 논리 임계값(Logic Threshold)에 속하게 하기 위하여 제1 및 제2 반전 게이트(IV11,IV12)를 직렬 연결하므로써 고임피던스(High Impedance) 및 스피드를 개선하고 최종 출력단자(Output2)에 보다 확실하게 복원하여 출력시킨다.
직렬 연결된 제1 및 제2 반전 게이트(IV11,IV12)의 출력값을 최종 출력단자(Output2)를 통해 출력하면, 도 4와 같이 특정 구간에서 해저드(Hazard)가 제거된 출력 파형을 얻을 수 있다. 즉, 본 발명의 일실시예에 따른 다중화 장치의 동작 특성을 나타낸 타이밍도는 도 4와 동일하다.
그리고, 본 발명의 바람직한 일실시예에 따른 다중화 장치는 PMOS 트랜지스터(PM1) 및 NMOS 트랜지스터(NM1)를 사용하여 6개의 트랜지스터로 구현할 수 있어 종래에 비해 현저하게 트랜지스터의 수를 줄일 수 있다. 또한, 1개의 패스 트랜지스터와 2개의 반전 게이트로 크리티컬 경로를 구성하므로써 속도가 개선된다.
도 6 은 본 발명에 따른 해저드를 제거한 멀티플렉서의 다른 실시예 회로 구성도이다.
본 발명의 바람직한 다른 실시예에 따른 트랜지스터 수와 해저드를 제거한 다중화 장치는 제1 입력단자(P1)를 통해 인가되는 입력신호(A)를 반전시키기 위한 제1 반전 게이트(IV21)와, 제2 입력단자(P2)를 통해 인가되는 입력신호(B)를 반전시키기 위한 제2 반전 게이트(IV22)와, 입력단자(P3)를 통해 입력신호(C)가 게이트에 인가되고 제1 반전 게이트(IV21)로부터 출력된 반전신호를 소오스에 인가하여 드레인으로 출력하기 위한 NMOS 트랜지스터(NM2)와, 입력단자(P3)를 통해 입력신호(C)가 게이트에 인가되고 제2 반전 게이트(IV22)로부터 출력된 반전신호를 소오스에 인가하여 드레인으로 출력하기 위한 PMOS 트랜지스터(PM2)와, NMOS 트랜지스터(NM1) 및 PMOS 트랜지스터(PM1)의 드레인에 각각 연결된 제4 입력단자(P4)와 최종 출력단(Output2) 사이에 연결된 반전 게이트(IV23)를 포함한다.
상기한 바와 같은 구성을 갖는 본 발명의 다른 실시예에 따른 다중화 장치의 동작을 살펴보면 다음과 같다.
만약, 하이(High) 상태의 입력신호(A,B)와 로우(Low) 상태의 입력신호(C)가 인가되면, 제1 및 제2 반전 게이트(IV21,IV22)의 출력값이 로우("0") 상태가 되며, PMOS 트랜지스터(PM2) 및 NMOS 트랜지스터(NM2)의 게이트에 인가되는 입력신호(C)가 로우("0") 상태이므로 PMOS 트랜지스터(PM2)는 턴온되고, NMOS 트랜지스터(NM2)는 턴오프된다.
따라서, PMOS 트랜지스터(PM2)는 제2 반전 게이트(IV22)의 출력신호가 소오스에 인가되어 드레인으로 출력되므로 로우("0")값을 출력한다(D).
그러므로, 제3 반전 게이트(IV3)는 PMOS 트랜지스터(PM1)의 출력값("0")을 반전시켜 최종 출력단(Output2)을 통해 하이("1") 신호를 출력한다.
상기한 바와 같이 본 발명의 다른 실시예에 따른 다중화 장치는 입력신호(C)에 의해 PMOS 트랜지스터(PN) 또는 NMOS 트랜지스터(NM)중 하나를 턴온시키는 스위칭 기능을 수행한다.
따라서, 입력신호(C)가 논리값 하이(즉, VDD: 전원전압)이면 NMOS 트랜지스터(NM)가 턴온되고 PMOS 트랜지스터(PM)가 턴오프되어 입력신호(A)가 출력단자(D)에 출력된다. 또한, 입력신호(C)가 논리값 로우(즉, VGND: 접지전압)이면 PMOS 트랜지스터(PM)가 턴온되고 NMOS 트랜지스터(NM)가 턴오프되어 입력신호(B)가 출력단자(D)에 출력된다.
상기한 바와같이 본 발명의 바람직한 다른 실시예에 따른 다중화 장치의 최종 출력단자(Output2)에서의 출력신호를 검출하면, 도 4와 같이 특정 구간에서 해저드(Hazard)가 제거된 출력 파형을 얻을 수 있다.
또한, 전술한 바와 같은 본 발명의 기술사상은 2:1 멀티플렉서에 한정되지 않고 다른 멀티플렉서의 설계에도 확장하여 응용할 수 있음은 자명하다.
본 발명의 바람직한 다른 실시예에 따른 다중화 장치는 PMOS 트랜지스터(PM1) 및 NMOS 트랜지스터(NM1)를 사용하여 6개의 트랜지스터로 구현할 수 있어 종래에 비해 현저하게 트랜지스터의 수를 줄일 수 있고, 크리티컬 경로도 감소시킬 수 있다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.
상기한 바와 같은 본 발명은, 트랜지스터의 수를 줄여 회로의 점유 면적을 줄이며, 회로의 오동작을 초래하는 해저드(Hazard)를 제거하여 에러 발생을 사전에 방지하고, 크리티컬(Critical) 경로를 감소시켜 속도를 증가시키며, 전력 소모를 줄이므로써 전체 회로의 성능을 향상시킬 수 있는 효과가 있다.

Claims (5)

  1. 제어신호에 따라 제1 입력신호 또는 제2 입력신호를 선택하여 출력하는 멀티플렉서에 있어서,
    상기 제어신호가 인가되는 입력단에 게이트가 연결되고, 상기 제1 입력신호가 입력되는 입력단에 소오스가 연결되며 출력노드에 드레인이 연결된 P채널 트랜지스터; 및
    상기 제어신호 입력단에 게이트가 연결되고, 상기 제2 입력신호가 입력되는 입력단에 소오스가 연결되며, 상기 출력노드에 드레인이 공통 연결된 N채널 트랜지스터
    를 포함하여 이루어진 해저드를 제거한 멀티플렉서.
  2. 제 1 항에 있어서,
    상기 출력노드에 연결된 신호 전달 수단
    을 더 포함하여 이루어진 해저드를 제거한 멀티플렉서.
  3. 제 2 항에 있어서,
    상기 신호 전달 수단은,
    상기 출력노드에 직렬 연결된 제1 및 제2 반전 게이트
    를 포함하여 이루어진 해저드를 제거한 멀티플렉서.
  4. 제어신호에 따라 제1 입력신호 또는 제2 입력신호를 선택하여 출력하는 멀티플렉서에 있어서,
    상기 제1 입력신호를 반전시키기 위한 제1 반전 게이트; 상기 제2 입력신호를 반전시키기 위한 제2 반전 게이트; 상기 제어신호가 인가되는 입력단에 게이트가 연결되고, 상기 제1 반전 게이트의 출력단에 소오스가 연결되며, 출력노드에 드레인이 연결된 P채널 트랜지스터;
    상기 제어신호 입력단에 게이트가 연결되고, 상기 제2 반전 게이트의 출력단에 소오스가 연결되며, 상기 출력노드에 드레인이 공통 연결된 N채널 트랜지스터; 및
    상기 출력노드로 출력되는 신호를 반전시키기 위한 제3 반전 게이트를
    포함하여 이루어진 해저드를 제거한 멀티플렉서.
  5. 제어신호에 따라 제1 입력신호 또는 제2 입력신호를 선택하여 출력하는 멀티플렉서에 있어서,
    상기 제어신호에 따라 상기 제1 입력신호를 출력신호로 선택하는 제1 트랜지스터; 및
    상기 제어신호에 따라, 상기 제2 입력신호를 출력신호로 선택하는 제2 트랜지스터
    를 포함하되, 상기 제어신호의 입력시 상기 제1 또는 제2 트랜지스터에 의해 어느 한 입력신호만 출력되는 것을 특징으로 하는 해저드를 제거한 멀티플렉서.
KR1019980024569A 1998-06-27 1998-06-27 멀티플렉서 KR100301429B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980024569A KR100301429B1 (ko) 1998-06-27 1998-06-27 멀티플렉서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980024569A KR100301429B1 (ko) 1998-06-27 1998-06-27 멀티플렉서

Publications (2)

Publication Number Publication Date
KR20000003339A true KR20000003339A (ko) 2000-01-15
KR100301429B1 KR100301429B1 (ko) 2001-10-27

Family

ID=19541102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980024569A KR100301429B1 (ko) 1998-06-27 1998-06-27 멀티플렉서

Country Status (1)

Country Link
KR (1) KR100301429B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101025760B1 (ko) * 2004-01-28 2011-04-04 삼성전자주식회사 단일 선택 신호를 갖는 고속 먹스 회로
WO2015147832A1 (en) * 2014-03-27 2015-10-01 Intel Corporation Multiplexor logic functions implemented with circuits having tunneling field effect transistors (tfets)
EP4220961A1 (en) * 2022-01-26 2023-08-02 MediaTek Inc. Integrated circuit device and chip device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60261216A (ja) * 1984-06-08 1985-12-24 Matsushita Electric Ind Co Ltd マルチプレクサ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101025760B1 (ko) * 2004-01-28 2011-04-04 삼성전자주식회사 단일 선택 신호를 갖는 고속 먹스 회로
WO2015147832A1 (en) * 2014-03-27 2015-10-01 Intel Corporation Multiplexor logic functions implemented with circuits having tunneling field effect transistors (tfets)
EP4220961A1 (en) * 2022-01-26 2023-08-02 MediaTek Inc. Integrated circuit device and chip device
EP4220960A1 (en) * 2022-01-26 2023-08-02 MediaTek Inc. Integrated circuit device and chip device

Also Published As

Publication number Publication date
KR100301429B1 (ko) 2001-10-27

Similar Documents

Publication Publication Date Title
US5334888A (en) Fast exclusive-or and exclusive-nor gates
US8334709B2 (en) Level shifter
US6621306B2 (en) Random logic circuit
KR950014550B1 (ko) 반도체집적회로
KR20010108290A (ko) 절연층상의 실리콘(ｓｏｉ) 도미노 회로 내에서바이폴라를 제거하기 위한 방법 및 장치
JP2771375B2 (ja) レベルシフト回路
KR100301429B1 (ko) 멀티플렉서
KR100400710B1 (ko) 버퍼회로
KR100553702B1 (ko) 전가산기
KR960008137B1 (ko) 반도체 소자의 노이즈 특성 강화회로
US6335639B1 (en) Non-monotonic dynamic exclusive-OR/NOR gate circuit
KR100459227B1 (ko) 다이나믹 로직 회로
KR100348306B1 (ko) 레벨쉬프터
KR19990002136A (ko) 어드레스 천이 검출회로
US10886904B1 (en) Area-efficient non-overlapping signal generator
KR100305710B1 (ko) 고속출력변환 기능을 가지는 전류감지형 씨모스 플립플롭
US8988959B2 (en) Circuit and method for dynamically changing a trip point in a sensing inverter
KR100253592B1 (ko) 클럭동기 래치회로
JPH04145720A (ja) 論理回路
KR940000256Y1 (ko) 반가산기 회로
KR930007837Y1 (ko) Atd회로
KR100351986B1 (ko) 씨모스 차동 로직회로
KR100474587B1 (ko) 센스앰프출력회로
JP3586099B2 (ja) 半導体論理回路
KR100206903B1 (ko) 낸드 로우 디코더

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee