JP3586099B2 - 半導体論理回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は半導体論理回路に関し、特に、高速駆動に好適なダイナミックＣＭＯＳ論理回路に関する。
【０００２】
【従来の技術】
論理回路の例として、“ＣＭＯＳ ＶＬＳＩ 設計の原理”（富沢・松山監訳、丸善）の１３８頁〜１３９頁、図５．３に記載されているダイナミックＣＭＯＳ論理回路（以下、ダイナミック論理ゲートという）が知られている。ダイナミック論理ゲートでは、単相クロックでプリチャージ用トランジスタ（ｐ形トランジスタ）と判定用トランジスタ（ｎ形トランジスタ）が駆動される。該トランジスタの間には、ｎ形論理回路が設けられている。ｎ形論理回路の入力は、ｎ形論理回路を構成するｎ形トランジスタのみのゲートを駆動する。このため、ｎ形とｐ形の両トランジスタのゲートを駆動する通常のスタティックＣＭＯＳ論理回路に比べ、前段回路に対する負荷が軽く、高速である利点が有る。
【０００３】
【発明が解決しようとする課題】
しかし、前記“ＣＭＯＳ ＶＬＳＩ 設計の原理”の１３８頁〜１３９頁、図５．４に記載されているように、単純な単相ダイナミック論理ゲートを縦続接続すると問題が発生する。
【０００４】
次に、図３、図４を用いてこの問題について説明する。図３に縦続接続されたダイナミック論理ゲートの従来例を、図４にその動作説明のためのタイムチャートを示す。従来例は、図３に示すように、トランジスタＭＰ１，ＭＮ１及びｎ形論理から成る第１のダイナミック論理ゲートと、トランジスタＭＰ２，ＭＮ２及びｎ形論理から成る第２のダイナミック論理ゲートが縦続接続され、トランジスタＭＰ１，ＭＮ１及びＭＰ２，ＭＮ２が単相クロックφで駆動される構成である。次に、簡単化のためｎ形論理がｎ形トランジスタ１個で構成されていると仮定し、図４を用いて動作を説明する。クロックφが低電位（以下、‘Ｌ’）の間が、プリチャージ期間であり、高電位（以下、‘Ｈ’）の間が、判定期間である。プリチャージ期間では、入力条件に無関係に出力ノードＮ１，Ｎ２はＶＤＤに充電される。クロックφが‘Ｌ’から‘Ｈ’に変わり、判定期間になると、入力が‘Ｌ’の場合（ケース１）、１段目の出力ノードＮ１は‘Ｈ’で、２段目の出力ノードＮ２は有限なプルダウン時間のために、ある程度の遅延時間（ｄ２）を経て‘Ｌ’になる。この動作に問題はない。しかし、入力が‘Ｈ’の場合（ケース２）、出力ノードＮ１は有限なプルダウン時間のために、ある程度の遅延時間（ｄ１）を経て‘Ｌ’になる。従って、出力ノードＮ１が正しく判定される前は、プリチャージされた出力ノードＮ１が‘Ｈ’であるため、出力ノードＮ２が放電され‘Ｌ’となり、誤動作する可能性がある。
【０００５】
本発明の目的は、上記ケース２の場合に生じる２段目の出力ノードＮ２の放電に伴う誤動作を防止し、単純な単相ダイナミック論理ゲートの縦続接続を可能にすることにある。
【０００６】
【課題を解決するための手段】
上記目的は、ソースがＶＤＤに接続され、ゲートが１段目の出力ノードＮ１に接続され、ドレインが２段目の出力ノードＮ２に接続されるプルアップ用のｐ形トランジスタを設けることにより達成される。
【０００７】
【発明の実施の形態】
図１は本発明の第１の実施例の回路構成図である。本実施例は、図３の従来回路にｐ形トランジスタＭＰＺを追加し、該ＭＰＺのソースが定電圧源ＶＤＤに接続され、ゲートが１段目の出力ノードＮ１に接続され、ドレインが２段目の出力ノードＮ２に接続されている構成である。
【０００８】
本実施例の動作を図２により説明する。
【０００９】
入力が‘Ｌ’（ケース１）では、１段目の出力ノードＮ１は‘Ｈ’で、トランジスタＭＰＺは非導通である。
【００１０】
このため、２段目の出力ノードＮ２は有限なプルダウン時間のために、ある程度の遅延時間（ｄ２）を経て‘Ｌ’になる。この動作は従来例と同様であり問題はない。一方、入力が‘Ｈ’（ケース２）では、従来例と同様に出力ノードＮ１は有限なプルダウン時間のために、ある程度の遅延時間（ｄ１）を経て‘Ｌ’になる。従って、やはり従来例と同様に出力ノードＮ１が正しく判定される前は、プリチャージされた出力ノードＮ１が‘Ｈ’であるため、出力ノードＮ２が放電され‘Ｌ’になる可能性がある（実線）。しかし、その場合でも上記のように出力ノードＮ１が遅延時間（ｄ１）を経て‘Ｌ’になると、トランジスタＭＰＺは導通するので、２段目の出力ノードＮ２はトランジスタＭＰＺによりＶＤＤ（‘Ｈ’）に充電される。従って、必ず正常レベルに復帰する。
【００１１】
本実施例によれば、単純な単相ダイナミック論理ゲートの縦続接続が可能になる。
【００１２】
なお、本実施例において、前記駆動用単相クロックには、例えば、別途設けたダイナミック論理ゲートの出力ノードＮ１の出力信号を使うようにしてもよい。
【００１３】
また、ＶＤＤやＶＳＳには、定常的に定電圧源の出力電位を印加するのではなく、任意の電位、或いは、別途設けたｎ段のダイナミック論理ゲートにおける出力ノードＮ１の電位を印加するようにしてもよく、必要期間のみの印加で済み、省エネ効果も得られる。
【００１４】
図５は本発明の第２の実施例の回路構成図である。本実施例では、第１の実施例の２段目の出力ノードＮ２に、容量ＣＮ２を設け、この容量により、２段目の出力ノードＮ２の放電時間が大きくなるようにする。この結果、図２に破線で示すように、ケース２における出力ノードＮ２に生じるノイズを小さくできる。
【００１５】
図６は本発明の第３の実施例の回路構成図である。本実施例では、第１の実施例の１段目のダイナミック論理ゲートと２段目のダイナミック論理ゲートにそれぞれ対応する判定用トランジスタＭＮ１とＭＮ２とを１個の判定用トランジスタＭＮｎに共通化することにより、単相クロックの負荷を低減している。本回路の動作は第１の実施例の動作と同様なので説明を省略する。なお、単相クロック、すなわち同位相のクロックで駆動される複数のダイナミック論理ゲートは、判定用トランジスタの共通化が可能といえる。
【００１６】
図７は本発明の第４の実施例の回路構成図である。本実施例では、２段目のダイナミック論理ゲートが２入力の場合を示している。本回路の動作は第１の実施例の動作と同様なので説明を省略する。２段目のダイナミック論理ゲートの出力ノードＮ２には、１段目の出力ノードＮ１，Ｎ１２のＮＡＮＤ論理出力が得られる。
【００１７】
図８は本発明の第５の実施例の回路構成図である。本実施例でも、第４の実施例と同様に、２段目のダイナミック論理ゲートが２入力の場合を示しているが、本実施例では２段目のｎ形論理回路が異なっている。すなわち、ｎ形トランジスタの互いのソース及びドレインが共通接続されている構成となっている。本実施例の場合、プルアップ用のｐ形トランジスタＭＰＺ，ＭＰＺ２は、図に示すように縦積みで構成される。２段目のダイナミック論理ゲートの出力ノードＮ２には、１段目の出力ノードＮ１，Ｎ１２のＮＯＲ論理出力が得られる。
【００１８】
図９は本発明の第６の実施例の回路構成図である。本実施例では、ダイナミック論理ゲートの縦続接続が３段以上の場合を示している。ｐ形トランジスタＭＰＺｎのソースがＶＤＤに接続され、ゲートが２段目の出力ノードＮ２に接続され、ドレインが３段目の出力ノードＮ２ｎに接続されており、３段目以降も同様に構成される。本実施例によれば、３段目及びそれ以降の出力ノードは、第１の実施例と同様、入力が‘Ｈ’の場合（ケース２）における誤動作を防止できる。
【００１９】
図１０は本発明の第７の実施例の回路構成図である。本実施例では、第１の実施例における１段目の出力ノードＮ１に、プルアップ用のｐ形トランジスタＭＰＺを設けた構成となっている。本実施例と第１の実施例の動作の違いについて説明する。１段目の入力タイミングがクロックφより遅れると、第１の実施例では従来例のケース２で説明したように誤動作してしまうが、本実施例では第１の実施例のケース２で説明したように誤動作を防止できる。なお、１段目のダイナミック論理ゲートには、図７に示す第４の実施例及び図８に示す第５の実施例の２段目のダイナミック論理ゲートと同じ構成の論理ゲートを使用できる。
【００２０】
図１１は本発明の第８の実施例の回路構成図である。本実施例は、第１の実施例におけるｎ形論理回路の部分を具体的に示した例である。１段目のｎ形論理回路が、第１及び第２の入力を各々のゲートで受け、ソース及びドレインが共通接続されている第１及び第２のｎ形ＭＯＳトランジスタで形成され、２段目のｎ形論理回路が、１つのｎ形ＭＯＳトランジスタで形成されている。本実施例では、１段目の出力ノードＮ１にＮＯＲ論理出力が得られ、２段目の出力ノードＮ２にＯＲ論理出力が得られる。
【００２１】
図１２は本発明の第９の実施例の回路構成図である。本実施例も、第１の実施例におけるｎ形論理回路の部分を具体的に示した例である。１段目のｎ形論理回路が、第１及び第２の入力を各々のゲートで受け、ソースとドレインが縦積み接続される第１及び第２のｎ形ＭＯＳトランジスタで形成され、２段目のｎ形論理回路が、１つのｎ形ＭＯＳトランジスタで形成されている。本実施例では、１段目の出力ノードＮ１にＮＡＮＤ論理出力が得られ、２段目の出力ノードＮ２にＡＮＤ論理出力が得られる。なお、２段目のｎ形論理回路は、１段目のｎ形論理回路と同様、縦積み接続されたｎ形ＭＯＳトランジスタで形成し、各ゲートを１段目の出力ノードＮ１に接続する構成にすれば、動作がさらに安定化する。
【００２２】
図１３は本発明の第１０の実施例の回路構成図である。本実施例も、第１の実施例におけるｎ形論理回路の部分を具体的に示した例である。１段目のｎ形論理回路が、入力Ａ及び入力Ｂを各々のゲートで受け、ソースとドレインが縦積み接続される第１及び第２のｎ形ＭＯＳトランジスタで形成される第１の論理部と、入力Ａ及び入力Ｂの相補入力である入力／Ａ及び入力／Ｂの入力を各々のゲートで受け、ソースとドレインが縦積み接続される第３及び第４のｎ形ＭＯＳトランジスタで形成される第２の論理部を有し、該第１及び第２の論理部の両端が互いに接続されて構成され、２段目のｎ形論理回路が、１つのｎ形ＭＯＳトランジスタで形成されている。本実施例では、１段目の出力ノードＮ１にＸＮＯＲ論理出力が得られ、２段目の出力ノードＮ２にＸＯＲ論理出力が得られる。尚、入力Ｂと入力／Ａを入れ替え、第１及び第３のｎ形ＭＯＳトランジスタのソースを接続した構成でもよい。なお、２段目のｎ形論理回路は、１段目のｎ形論理回路と同様、縦積み接続されたｎ形ＭＯＳトランジスタで形成し、各ゲートを１段目の出力ノードＮ１に接続する構成にすれば、動作がさらに安定化する。
【００２３】
図１４は本発明の第１１の実施例の回路構成図である。本実施例は、第１の実施例における１段目の出力ノードＮ１に、プルアップ用のｐ形トランジスタＭＰＸを設けた構成である。すなわち、該ＭＰＸのソースがＶＤＤに接続され、ゲートが２段目の出力ノードＮ２に接続され、ドレインが１段目の出力ノードＮ１に接続されている構成である。本実施例では、第１の実施例と同様の効果を有すると共に、出力ノードＮ２が‘Ｌ’の時、出力ノードＮ１の‘Ｈ’状態を保持する効果も有する。
【００２４】
なお、図１４における１段目を図１０における１段目の構成にすれば、１段目の入力タイミングがΦ遅れても誤動作しないようにできるばかりでなく、出力ノードＮ２が‘Ｌ’状態のときに出力ノードＮ１の‘Ｈ’状態を保持する効果が得られる。
【００２５】
さらに、上記実施例ではｎ形論理回路を有する単相ダイナミック論理ゲートを例に述べたが、ＶＳＳへのｎ形トランジスタによるプリチャージ、ｐ形トランジスタによる出力ノードのＶＤＤへの充電、及びｐ形論理回路を使用した単相ダイナミック論理ゲートでも同様に本願発明を適用できる。
【００２６】
【発明の効果】
本発明によれば、単純な単相ダイナミック論理ゲートなどの縦続接続を可能にし、この結果、ダイナミック論理ゲートを高速化できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の回路構成図。
【図２】本発明の第１の実施例の動作説明のためのタイムチャート。
【図３】従来例の回路構成図。
【図４】従来例の動作説明のためのタイムチャート。
【図５】本発明の第２の実施例の回路構成図。
【図６】本発明の第３の実施例の回路構成図。
【図７】本発明の第４の実施例の回路構成図。
【図８】本発明の第５の実施例の回路構成図。
【図９】本発明の第６の実施例の回路構成図。
【図１０】本発明の第７の実施例の回路構成図。
【図１１】本発明の第８の実施例の回路構成図。
【図１２】本発明の第９の実施例の回路構成図。
【図１３】本発明の第１０の実施例の回路構成図。
【図１４】本発明の第１１の実施例の回路構成図。
【符号の説明】
ＭＰ１，ＭＰ２…ｐ形トランジスタ、ＭＮ１，ＭＮ２…ｎ形トランジスタ、
ＭＰＺ…プルアップ用ｐ形トランジスタ。

Claims (5)

1. 第１段、第２段のダイナミック論理回路を有し、
   各段のダイナミック論理回路は、プリチャージ用ＭＯＳトランジスタとＭＯＳ論理回路と判定用ＭＯＳトランジスタとが直列接続されてなり、
   各段のプリチャージ用ＭＯＳトランジスタのゲートには駆動用信号が入力され、ソース又はドレインのいずれか一方は第１の電位端子に接続され、他方は前記ＭＯＳ論理回路の第１の直列接続端に接続され、
   各段の判定用ＭＯＳトランジスタのゲートには駆動用信号が入力され、ソース又はドレインのいずれか一方は前記ＭＯＳ論理回路の第２の直列接続端に接続され、他方は第２の電位端子に接続され、
   各段のＭＯＳ論理回路は、それぞれゲートに入力か接続されるすくなくとも１個のＭＯＳトランジスタを備え、且つ各段の前記第１の直列接続端は各段のダイナミック論理回路の出力ノードとして各段の所望の論理出力を得るようにされた半導体論理回路であって、
   前記第１段のＭＯＳ論理回路のＭＯＳトランジスタのゲートには、前記プリチャージ用ＭＯＳトランジスタによるプリチャージ期間に変化が可能とされ、前記判定用ＭＯＳトランジスタによる判定期間には変化しないようにされた入力信号が入力され、
   前記第１段のダイナミック論理回路の出力ノードは、前記第２段のダイナミック論理回路のＭＯＳ論理回路のひとつのＭＯＳトランジスタのゲートに直接接続され、
   ゲートが前記第１段のダイナミック論理回路の出力ノードに接続され、ソース又はドレインのいずれか一方が前記第１の電位端子に接続され、他方が前記第２段のダイナミック論理回路の出力ノードに接続されてなるレベル補償用ＭＯＳトランジスタを備えたことを特徴とする半導体論理回路。
2. 前記第２段のダイナミック論理回路の出力ノードに、容量素子が接続されている請求項１記載の半導体論理回路。
3. 前記第１段、第２段のそれぞれの判定用ＭＯＳトランジスタを、共通に１個の判定用ＭＯＳトランジスタに置き換える請求項１〜２いずれか１項記載の半導体論理回路。
4. 第３段のダイナミック論理回路を更に有し、
   ゲートが前記第２段のダイナミック論理回路の出力ノードに接続され、前記一方が第１の電位端子に接続され、他方が前記第３段のダイナミック論理回路の出力ノードに接続されてなる第２のレベル補償用ＭＯＳトランジスタとを備えた請求項１〜３いずれか１項記載の半導体論理回路。
5. 第１段の前記ＭＯＳ論理回路は各ゲートに前記各入力信号が接続されて並列または縦積み接続された複数個のＭＯＳトランジスタからなり、第２段のＭＯＳ論理回路はゲートに前段のダイナミック論理回路の出力ノードが接続されたＭＯＳトランジスタからなり、第２段のダイナミック論理回路の出力ノードより論理信号を得る請求項１〜３いずれか１項記載の半導体論理回路。

Images