KR890012209A - 디지탈 카운터 - Google Patents
디지탈 카운터 Download PDFInfo
- Publication number
- KR890012209A KR890012209A KR1019890000747A KR890000747A KR890012209A KR 890012209 A KR890012209 A KR 890012209A KR 1019890000747 A KR1019890000747 A KR 1019890000747A KR 890000747 A KR890000747 A KR 890000747A KR 890012209 A KR890012209 A KR 890012209A
- Authority
- KR
- South Korea
- Prior art keywords
- logic
- count
- gate
- signal
- terminal count
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/08—Output circuits
- H03K21/12—Output circuits with parallel read-out
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명을 포함하는 4비트 카운터의 블럭도.
제 3 도는 본 발명을 포함하는 4비트 카운터의 논리.
Claims (13)
- 입력으로서 클럭신호를 가진 디지탈 카운터에 있어서, 상기 클럭신호가 한 입력이 되는 복수의 입력과 출력을 가지며 디지탈 카운트를 제공하기 위한 상태 논리수단과, 상기 디지탈 카운트가 그 입력이 되며, 상기 상태 논리수단은 그 출력에 결합되어 제어되고, 그 출력에서 상기 상태 논리수단이 다음 클럭 사이클에서 취하는 상태를 나타내는 코드를 제공하기 위한 복수의 입력과 출력을 가진 다음 상태 디코드 수단과, 상기 다음 상태 디코드 수단의 상기 출력이 그 입력에 결합되며, 상기 디지탈 출력 카운트가 상기 다음 클럭 사이클에서의 터미날 카운트에 도달하게 된다는 제 1 지시신호를 그 출력에서 제공하기 위한 다음 터미날 카운트 디코드 수단과, 상기 제 1 지시신호를 얻도록 배열되고, 터미날 카운트에 도달했다는 제 2 지시신호를 상기 다음 클럭 사이클에서 상기 터미날 카운트 논리수단의 출력에서 제공하도록 배열된 터미날 카운트 논리수단을 구비하는 것을 특징으로 하는 디지탈 카운터.
- 제 1 항에 있어서, 상기 다음 터미날 카운트 디코드 수단이 한 출력을 가지며, 상기 터미날 카운트 논리수단이 논리회로 수단에 결합된 플립-플롭 수단을 포함하며, 상기 다음 터미날 카운트 디코드 수단의 상기 출력과 상기 클럭신호는 상기 플립-플롭 수단으로의 입력이 되어, 상기 다음 터미날 카운트 디코드 수단이 상기 플립-플롭 수단에 상기 제 l 지시신호를 제공할때, 상기 플립-플롭 수단이 상기 다음 클럭 사이클에서 그 출력값을 변화시켜 상기 논리 회로 수단으로 하여 상기 제 2 지시신호를 제공하게 하도록 되어 있는 것을 특징으로 하는 디지탈 카운터.
- 제 1 항에 있어서, 상기 다음 터미날 카운트 디코드 수단이 다수의 입력을 가진 NAND 게이트나 AND 게이트 중 하나를 포함하며, 상기 NAND 게이트나 AND 게이트 중 하나의 상기 다수의 게이트 입력은 상기 다음 상태 디코드 수단에 결합되는 것을 특징으로 하는 디지탈 카운터.
- 제 2 항에 있어서, 상기 다음 터미날 카운트 디코드 수단이 다수의 입력을 가진 NAND 게이트와 AND 게이트 중 하나를 포함하며, 상기 NAND 게이트와 AND 게이트중 하나의 상기 다수의 게이트 입력이 상기 다음 상태 디코드 수단의 출력에 결합되는 것을 특징으로 하는 디지탈 카운터.
- 제 4 항에 있어서, 상기 상태 논리수단이 다수의 제 2 플립-플롭 수단을 포함하는 것을 특징으로 하는 디지탈 카운터.
- 제 1 항에 있어서. 디지탈 데이터 입력신호를 초기 카운트로서 받아들이고, 상기 상태 논리수단이 상기 디지탈 데이터 입력신호에 대응하는 카운트를 취하도록 야기하기 위한 논리 카운트 프리셋트 수단을 더 구비하는 것을 특징으로 하는 디지탈 카운터.
- 제 6 항에 있어서, 상기 다음 상태 디코드 수단은 다수의 논리 게이트로 구성되고. 상기 논리 카운트 프리셋트 수단은 상기 다음 상태 디코드 수단의 상기 다수의 논리 게이트중 최소한 몇개의 논리 게이트로 구성되며, 상기 논리 카운트 프리셋트 수단이 상기 다수의 논리 게이트의 상태를 최소한 부분적으로 제어하기 위한 제어수단을 더 포함하는 것을 특징으로 하는 디지탈 카운터.
- 제 5 항에 있어서, 디지탈 데이타 입력신호를 초기 카운트로서 받아 들이고, 상기 상태 논리수단이 상기 다음 클럭 사이클에서 취하는 상태를 나타내는 코드를 그 출력에서 제공하기 위한 논리 카운트 프리셋트 수단을 더 구비하는 것을 특징으로 하는 디지탈 카운터.
- 제 8 항에 있어서, 상기 다음 상태 디코드 수단이 다수의 논리 게이트로 구성되고, 상기 논리 카운트 프리셋트 수단은 상기 다음 상태 디코드 수단의 상기 다수의 논리 게이트 중 최소한 몇개의 논리 게이트로 구성되며. 상기 논리 카운트 프리셋트 수단이 상기 다수의 논리 게이트의 상태를 최소한 부분적으로 제어하기 위한 제어수단을 더 포함하는 것을 특징으로 하는 디지탈 카운터.
- 제 1 항에 있어서, 카운팅의 방향을 결정하기 위한 카운트 방향 논리수단을 더 구비하되. 여기서 카운팅의 제 1 방향으로, 상기 카운트 방향 논리수단은 상기 터미날 카운트 논리수단으로 하여금 하이 터미날 카운트에 도달하자마자 상기 제 2 신호를 제공하게 하고, 카운팅의 제 2 방향으로, 상기 카운트 방향 논리수단은 상기 터미날 논리수단으로 하여금 로우 터미날 카운트에 도달하자마자 상기 제 2 신호를 제공하게 하는 것을 특징으로 하는 디지탈 카운터.
- 제 3 항에 있어서, 카운팅의 방향을 결정하기 위한 카운트 방향 논리수단을 더 구비하되, 여기서, 카운팅의 제 1 방향으로, 상기 카운트 방향 논리 제어수단은 상기 터미날 카운트 논리수단으로 하여금 하이 터미날 카운트에 도달하자마자 상기 제 2 신호를 제공하게 하고, 카운팅의 제 2 방향으로, 상기 카운트 방향 논리수단은 상기 터미날 카운트 논리 수단으로 하여금 로우 터미날 카운트에 도달하자마자 상기 제 2 신호를 제공하도록 하며, 상기 다음 터미날 카운트 디코드 수단은 다수의 입력을 가진 NOR 게이트와 OR 게이트중 하나를 포함하되. 상기 NOR 게이트와 OR 게이트 중 한 게이트의 상기 다수의 게이트 입력은 상기 다음 상태 디코드 수단의 출력에 결합되는 것을 특징으로 하는 디지탈 카운터.
- 제 6 항에 있어서, 카운팅의 방향을 결정하기 위한 카운트 방향논리수단을 더 구비하되, 여기서, 카운팅의 제 1 방향으로, 상기 카운트 방향 논리수단을 상기 터미날 카운트 논리수단으로 하여금 하이 터미날 카운트에 도달하자마자 상기 제 2 신호를 제공하게 하고, 카운팅의 제 2 방향으로, 상기 카운트 방향 논리수단은 상기 터미날 카운트 논리수단으로 하여금 로우 터미날 카운트에 도달하자마자 상기 제 2 신호를 제공하게 하는 것을 특징으로 하는 디지탈 카운터.
- 제 14 항에 있어서, 상기 다음 상태 디코드 수단이 다수의 논리 케이트로 구성되고, 상기 논리 카운트 프리셋트 수단은 상기 다음 상태 디코드 수단의 상기 다수의 논리 게이트 중 최소한 몇개의 논리 게이트로 구성되며, 상기 논리 게이트 프리셋트 수단은 상기 다수의 논리 게이트의 상태를 최소한 부분적으로 제어하기 위한 제어수단을 더 포함하는 것을 특징으로 하는 디지탈 카운터.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US149,286 | 1988-01-28 | ||
| US07/149,286 US4839910A (en) | 1988-01-28 | 1988-01-28 | Counter with glitchless terminal count indication |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR890012209A true KR890012209A (ko) | 1989-08-25 |
Family
ID=22529572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890000747A KR890012209A (ko) | 1988-01-28 | 1989-01-25 | 디지탈 카운터 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4839910A (ko) |
| EP (1) | EP0326216A3 (ko) |
| JP (1) | JPH01288113A (ko) |
| KR (1) | KR890012209A (ko) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53142161A (en) * | 1977-05-17 | 1978-12-11 | Mitsubishi Electric Corp | Counter contents detector |
| US4135150A (en) * | 1977-08-12 | 1979-01-16 | Ledex, Inc. | Decoder circuit for detecting sequentially presented code digit signals |
| US4363123A (en) * | 1980-12-01 | 1982-12-07 | Northern Telecom Limited | Method of and apparatus for monitoring digital transmission systems in which line transmission errors are detected |
| JPS6010922A (ja) * | 1983-06-30 | 1985-01-21 | Nec Corp | バイナリ−カウンタ |
| JPS6020114A (ja) * | 1983-07-14 | 1985-02-01 | Mitsutoyo Mfg Co Ltd | 測長器の表示装置 |
| US4661930A (en) * | 1984-08-02 | 1987-04-28 | Texas Instruments Incorporated | High speed testing of integrated circuit |
| US4745630A (en) * | 1986-06-18 | 1988-05-17 | Hughes Aircraft Company | Multi-mode counter network |
-
1988
- 1988-01-28 US US07/149,286 patent/US4839910A/en not_active Expired - Fee Related
-
1989
- 1989-01-23 EP EP19890200127 patent/EP0326216A3/en not_active Withdrawn
- 1989-01-25 KR KR1019890000747A patent/KR890012209A/ko not_active Application Discontinuation
- 1989-01-26 JP JP1017419A patent/JPH01288113A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01288113A (ja) | 1989-11-20 |
| US4839910A (en) | 1989-06-13 |
| EP0326216A2 (en) | 1989-08-02 |
| EP0326216A3 (en) | 1990-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR830008245A (ko) | 데이타 추이 및 회전용 장치 | |
| KR920702518A (ko) | 컨버터내장 마이크로 컴퓨터 | |
| KR910017759A (ko) | 순서동작형 논리회로 디바이스 | |
| KR890012209A (ko) | 디지탈 카운터 | |
| JPS554178A (en) | Information control system | |
| JPS5739438A (en) | Input controlling system | |
| KR860008502A (ko) | 감지 신호 신장기 | |
| KR910021048A (ko) | Pcm 디코더의 데이터 다수결 판정 회로 | |
| JPS57191753A (en) | Register controlling system | |
| SU446880A1 (ru) | Устройство дл формировани адресов | |
| JPS57108925A (en) | Switch input circuit | |
| SU1654981A2 (ru) | "Устройство дл контрол кода "1 из @ " | |
| SU398988A1 (ru) | Устройство для управления печатающим механизмом | |
| SU943693A1 (ru) | Устройство дл ввода информации | |
| SU739509A1 (ru) | Цифровой функциональный преобразователь | |
| KR960007955Y1 (ko) | 피엘씨의 인터럽트 입력장치 | |
| JPS56153454A (en) | Spurious signal generating circuit for folding test | |
| JPS56101247A (en) | Audio output device | |
| JPS5696553A (en) | Code conversion circuit | |
| JPS57147703A (en) | Input and output controller | |
| JPS57140055A (en) | Cmi coding circuit | |
| JPS56107385A (en) | Memory device | |
| JPS57193847A (en) | Memory bank dividing circuit | |
| JPS57106240A (en) | Up/down counter circuit | |
| KR930017314A (ko) | 어드레스 디코딩 방법 및 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |