KR940017143A - 펄스폭 신장회로 - Google Patents
펄스폭 신장회로 Download PDFInfo
- Publication number
- KR940017143A KR940017143A KR1019920024139A KR920024139A KR940017143A KR 940017143 A KR940017143 A KR 940017143A KR 1019920024139 A KR1019920024139 A KR 1019920024139A KR 920024139 A KR920024139 A KR 920024139A KR 940017143 A KR940017143 A KR 940017143A
- Authority
- KR
- South Korea
- Prior art keywords
- pulse width
- delay means
- pulse
- predetermined number
- delay
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
본 발명은 펄스폭 신장회로를 공개한다. 그 회로는 소정펄스폭을 가진 펄스신호를 입력하여 적어도 상기 소정펄스폭보다는 짧은 소정기간동안 지연시켜 출력하고 상호 종속연결된 적어도 2개이상의 지연수단들, 상기 펄스신호와 상기 지연수단들의 각 출력신호들을 입력하여 펄스를 신장하기 위한 펄스폭 신장수단을 적어도 1단이상 종속, 결합하여 구성되어 있다. 따라서, 작은 소자수를 사용하여 충분하게 펄스폭을 신장할 수 있으며, 레이아웃 면적을 줄일 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 일실시예의 펄스폭 신장회로를 나타내는 것이다. 제4도는 제3도에 나타낸 회로의 동작 타이밍도를 나타내는 것이다. 제5도는 본 발명의 다른 실시예의 펄스폭 신장회로를 나타내는 것이다.
Claims (9)
- 소정펄스폭을 가진 펄스신호를 입력하여 적어도 상기 소정펄스폭보다는 짧은 소정기간동안 지연시켜 출력하고 상호 종속연결된 적어도 2개이상의 제1지연수단들; 상기 펄스신호와 상기 제1지연수단들의 각 출력신호들을 입력하여 비논리곱하는 제1논리소자를 포함하는 제1펄스폭 신장수단; 상기 제1펄스폭 신장수단의 출력신호를 입력하여 적어도 이 출력신호의 펄스폭보다는 짧은 소정기간동안 지연시켜 출력하고 상호 종속 연결된 적어도 2개이상의 제2지연수단들; 상기 출력신호와 상기 제2지연수단들의 각 출력신호들을 입력하여 비논리합하는 제2논리소자를 포함하는 제2펄스폭 신장수단을 적어도 1단이상 종속 결합한 것을 특징으로 하는 펄스폭 신장회로.
- 소정펄스폭을 가진 펄스신호를 입력하여 적어도 상기 소정펄스폭보다는 짧은 소정기간동안 지연시켜 출력하고 상호 종속연결된 적어도 2개이상의 지연수단들; 상기 펄스신호와 상기 지연수단들의 각 출력신호들을 입력하여 펄스를 신장하기 위한 펄스폭 신장수단을 적어도 1단이상 종속 결합한 것을 특징으로 하는 펄스폭 신장회로.
- 제2항에 있어서, 상기 펄스폭 신장수단은 상기 지연수단들의 출력신호들을 논리합하는 논리합수단으로 구성된 것을 특징으로하는 펄스폭 신장회로.
- 펄스를 소정수의 지연수단 연결하여 소정횟수 지연하고 상기 펄스와 상기 조정수의 각각의 지연수단의 출력신호들을 입력하여 비논리합하는 제1펄스폭 신장수단; 상기 논리합수단의 출력신호를 소정수의 지연수단을 연결하여 소정횟수 지연하고 상기 논리합수단의 출력신호와 상기 소정수의 지연수단의 각각의 출력신호들을 입력하여 비논리곱하는 논리곱수단으로 구성된 제2펄스폭 신장수단을 소정수 연결하여 펄스폭 신장신호를 출력하는 것을 특징으로 하는 펄스폭 신장회로,
- 제4항에 있어서, 상기 소정수의 지연수단은 2개이상인 것을 특징으로하는 펄스폭 신장회로.
- 제4항에 있어서, 상기 지연수단의 지연시간은 상기 각 지연수단으로 입력되는 펄스폭의 시간보다 작은것을 특징으로하는 펄스폭 신장회로.
- 펄스를 소정수의 지연수단을 연결하여 소정횟수 지연하고 상기 펄스와 상기 소정수의 지연수단의 각각의 출력신호들을 입력하여 비논리곱하는 논리곱수단; 상기 논리곱수단의 출력신호를 소정수의 지연수단을 연결하여 소정횟수 지연하고 상기 논리합수단의 출력신호와 상기 소정수의 지연수단의 각각의 출력신호들을 입력하여 비논리합하는 논리합수단으로 구성된 펄스폭 신장수단을 소정수 연결하여 펄스폭 신장신호를 출력하는 것을 특징으로하는 펄스폭 신장회로.
- 제7항에 있어서, 상기 소정수의 지연수단은 2개이상인 것을 특징으로하는 펄스폭 신장회로.
- 제7항에 있어서, 상기 지연수단의 지연시간을 상기 각 지연수단으로 입력되는 펄스의 펄스폭시간보다 작은 것을 특징으로하는 펄스폭 신장회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024139A KR950013707B1 (ko) | 1992-12-14 | 1992-12-14 | 펄스폭 신장회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024139A KR950013707B1 (ko) | 1992-12-14 | 1992-12-14 | 펄스폭 신장회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940017143A true KR940017143A (ko) | 1994-07-25 |
| KR950013707B1 KR950013707B1 (ko) | 1995-11-13 |
Family
ID=19345420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920024139A KR950013707B1 (ko) | 1992-12-14 | 1992-12-14 | 펄스폭 신장회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950013707B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990042335A (ko) * | 1997-11-26 | 1999-06-15 | 구본준 | 펄스폭 조정회로 |
-
1992
- 1992-12-14 KR KR1019920024139A patent/KR950013707B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990042335A (ko) * | 1997-11-26 | 1999-06-15 | 구본준 | 펄스폭 조정회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950013707B1 (ko) | 1995-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940017216A (ko) | 출력 전환 방법과 멀티플렉서를 구비하는 집적회로 및 시스템 | |
| US5268594A (en) | Cascadable multi-pulse generator for generating one-shot pulse and delayed triggered signal | |
| KR920015260A (ko) | 구동회로 | |
| KR870010688A (ko) | 잡음펄스 억제회로 | |
| KR920022677A (ko) | 주파수 체배기 | |
| KR970063930A (ko) | 가변 지연회로와 이것을 사용한 링 발진기 및 펄스폭 가변회로 | |
| KR20000070091A (ko) | 듀얼 에지 트리거 플립 플롭을 갖는 전자 회로 | |
| KR930006539A (ko) | 가산기 | |
| KR940017143A (ko) | 펄스폭 신장회로 | |
| KR960026760A (ko) | 펄스 신호 정형회로 | |
| US5617563A (en) | Duty cycle independent tunable clock | |
| KR940008248A (ko) | 리세트회로 | |
| KR0157880B1 (ko) | 클럭 스큐 제거장치 | |
| KR960039000A (ko) | 기입 사이클 시간을 감소시키기 위해 펄스 발생기를 갖는 반도체 스태틱 메모리 장치 | |
| KR0137522B1 (ko) | 가변 지연소자를 가진 펄스 발생기 | |
| KR100343464B1 (ko) | 씨모스 알씨 지연 회로 | |
| KR970013725A (ko) | 시간지연을 이용한 글리치(glitch)제거회로 | |
| KR100264205B1 (ko) | 주파수체배기 | |
| KR970004648A (ko) | 클럭신호 선택 출력회로 | |
| KR920007342A (ko) | 주파수 배율용 디지탈 논리 회로 | |
| JPH0548407A (ja) | パルス発生回路 | |
| KR970019083A (ko) | 업/다운 카운터 | |
| KR950015997A (ko) | 어드레스 입력버퍼 회로 | |
| JPH0795018A (ja) | パルス幅延長回路 | |
| KR970019024A (ko) | 최소 펄스 폭 검출기 및 래치(Minimum Pulse Width Detector and Latch) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| G160 | Decision to publish patent application | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |