KR870700140A - 테스트 패턴 제너레이터(발생장치) - Google Patents

테스트 패턴 제너레이터(발생장치)

Info

Publication number
KR870700140A
KR870700140A KR1019860700667A KR860700667A KR870700140A KR 870700140 A KR870700140 A KR 870700140A KR 1019860700667 A KR1019860700667 A KR 1019860700667A KR 860700667 A KR860700667 A KR 860700667A KR 870700140 A KR870700140 A KR 870700140A
Authority
KR
South Korea
Prior art keywords
memory
output
pattern
memories
selector
Prior art date
Application number
KR1019860700667A
Other languages
English (en)
Other versions
KR900002577B1 (ko
Inventor
이구오 가와구지
마사아기 이나다지
쇼우지 기구지
Original Assignee
미쓰다 가쓰시게
가부시기가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP60015339A external-priority patent/JPH0750155B2/ja
Priority claimed from JP60041898A external-priority patent/JPH0750156B2/ja
Application filed by 미쓰다 가쓰시게, 가부시기가이샤 히다찌 세이사꾸쇼 filed Critical 미쓰다 가쓰시게
Publication of KR870700140A publication Critical patent/KR870700140A/ko
Application granted granted Critical
Publication of KR900002577B1 publication Critical patent/KR900002577B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G01R31/31921—Storing and outputting test patterns using compression techniques, e.g. patterns sequencer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

내용 없음.

Description

테스트 패턴 제너레이터(발생장치)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예로서의 테스트 패턴 제어레이터(test pattern generator)의 전체 구성도.

Claims (3)

  1. 다음 사항들로 구성되는 테스트 페턴 제너레이터 : 테스트 패턴을 저장하고 비월 동작을 행하기 위한 N개의 제1의 메모리들과 제1의 메모리들의 비월 동작을 콘트롤하기 위한 비월 콘트롤러, 그리고 제1의 메모리들로부터의 출력 데이터를 선택적으로 출력시키기 위한 제1의 셀렉터로 구성되는 제1의 출력수단과, 분기후의 테스터 패턴을 기억시키기 위한 제2의 메모리와, 제1의 출력 수단의 제1의 메모리의 테스트 패턴의 호출에 있어 분기가 일어날때 제2의 메모리로부터 테스트 패턴을 호출시키기 위해 콘트롤러와 제2의 출력수단의 메모리 액세스 콘트롤러의 전환 콘트롤을 수행하기 위한 셀렉트 콘트롤러와, 제1의 셀렉터로부터 입력되는 출력데이터와 제2의 메모리로부터 입력되는 출력데이터를 선택적으로 출력시키기 위한 제2의 셀렉터로 구성되는 전환셀렉트 수단.
  2. 청구범위 제1항의 테스트 패턴 제너레이터로서, 상기 제2의 메모리가 다수의 고속 메모리와, 다수의 고속 메모리의 출력데이터를 선택하기 위한 출력셀렉터로 이루어지는 것.
  3. 다음 사항으로 이루어지는 테스트 패턴 제너레이터 : 다수의 알고리즘적 패턴 발생 유니트와, 상기 알고리즘적 패턴 발생 유니트가 알고리즘적 패턴제어레이터와 발생되는 패턴을 기억시키기 위한 메모리와 메모리의 기억 어드레스를 지시하는 어드레스 지시 수단과, 메모리로의 데이터 입력과 데이터 출력을 콘트롤하기 위한 콘트롤러로, 그리고 메모리로부터 멀티플렉서로 호출되는 알고리즘적 패턴을 전송하기 위한 수단으로 구성되는 것으로서, 제너레이팅 유니트로부터 발생되는 알고리즘적 패턴을 취하여 선택적으로 출력시키기 위한 멀티플플렉서.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860700667A 1985-01-31 1986-01-31 테스트 패턴 제너레이터(발생장치) KR900002577B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP15339 1985-01-31
JP60015339A JPH0750155B2 (ja) 1985-01-31 1985-01-31 アルゴリズミツクパタ−ン発生装置
JP41898 1985-03-05
JP60041898A JPH0750156B2 (ja) 1985-03-05 1985-03-05 メモリ読出制御装置
PCT/JP1986/000039 WO1986004686A1 (en) 1985-01-31 1986-01-31 Test pattern generator

Publications (2)

Publication Number Publication Date
KR870700140A true KR870700140A (ko) 1987-03-14
KR900002577B1 KR900002577B1 (ko) 1990-04-20

Family

ID=26351456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860700667A KR900002577B1 (ko) 1985-01-31 1986-01-31 테스트 패턴 제너레이터(발생장치)

Country Status (5)

Country Link
US (1) US4759021A (ko)
EP (1) EP0211087B1 (ko)
KR (1) KR900002577B1 (ko)
DE (1) DE3676377D1 (ko)
WO (1) WO1986004686A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0255118B1 (en) * 1986-07-30 1999-06-09 Hitachi, Ltd. Pattern generator
US4875210A (en) * 1988-01-06 1989-10-17 Teradyne, Inc. Automatic circuit tester control system
JPH0812230B2 (ja) * 1988-09-06 1996-02-07 株式会社日立製作所 Ｉｃ試験装置
JPH03158779A (ja) * 1989-11-15 1991-07-08 Nec Corp Ｌｓｉのテストパタン作成方式
US5349587A (en) * 1992-03-26 1994-09-20 Northern Telecom Limited Multiple clock rate test apparatus for testing digital systems
US5504670A (en) * 1993-03-31 1996-04-02 Intel Corporation Method and apparatus for allocating resources in a multiprocessor system
JP3233068B2 (ja) * 1997-05-23 2001-11-26 安藤電気株式会社 パターン発生装置
US6161206A (en) * 1998-04-30 2000-12-12 Credence Systems Corporation Pattern generator for a semiconductor integrated circuit tester
JP2000339229A (ja) * 1999-05-31 2000-12-08 Mitsubishi Electric Corp メモリテスト回路
US6314034B1 (en) * 2000-04-14 2001-11-06 Advantest Corp. Application specific event based semiconductor memory test system
US6631340B2 (en) * 2001-10-15 2003-10-07 Advantest Corp. Application specific event based semiconductor memory test system
US7472326B2 (en) * 2002-05-06 2008-12-30 Nextest Systems Corporation Semiconductor test system having multitasking algorithmic pattern generator
US20060104212A1 (en) * 2004-11-12 2006-05-18 Mao-Hsiung Lee Method of dynamically determining optimum size of buffer
JP4588421B2 (ja) * 2004-11-29 2010-12-01 富士通株式会社 テストパターン生成装置、回路設計装置、テストパターン生成方法、回路設計方法、テストパターン生成プログラム、回路設計プログラム
KR100788913B1 (ko) * 2005-11-18 2007-12-27 주식회사디아이 반도체 장치의 테스트 시스템을 위한 전치 분기 패턴 발생장치
JP4623592B2 (ja) * 2006-06-12 2011-02-02 富士通株式会社 データ処理システムの試験方法、試験プログラム及び試験装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5847741B2 (ja) * 1978-03-29 1983-10-24 日本電信電話株式会社 パタ−ン発生器
US4369511A (en) * 1979-11-21 1983-01-18 Nippon Telegraph & Telephone Public Corp. Semiconductor memory test equipment
FR2476935A1 (fr) * 1980-02-27 1981-08-28 Labo Electronique Physique Procede de reglage de la phase de l'horloge d'un systeme de reception de donnees numeriques, circuit de recuperation de phase pour la mise en oeuvre de ce procede, et systeme de reception de donnees numeriques comprenant ce circuit.
FR2498849B1 (fr) * 1981-01-26 1986-04-25 Commissariat Energie Atomique Generateur de signaux logiques combines
JPS57157165A (en) * 1981-03-24 1982-09-28 Ando Electric Co Ltd Pattern generator
US4639919A (en) * 1983-12-19 1987-01-27 International Business Machines Corporation Distributed pattern generator
JPH0641966B2 (ja) * 1984-02-15 1994-06-01 株式会社アドバンテスト パタ−ン発生装置

Also Published As

Publication number Publication date
KR900002577B1 (ko) 1990-04-20
EP0211087A1 (en) 1987-02-25
DE3676377D1 (de) 1991-02-07
WO1986004686A1 (en) 1986-08-14
EP0211087B1 (en) 1991-01-02
US4759021A (en) 1988-07-19
EP0211087A4 (en) 1987-07-06

Similar Documents

Publication Publication Date Title
KR870700140A (ko) 테스트 패턴 제너레이터(발생장치)
KR870004454A (ko) 테스트 패턴 제너레이터
KR960008544A (ko) 다중 메모리 뱅크 선택을 위한 방법 및 장치
KR830009518A (ko) 병렬처리용(竝列處理用)데이터 처리 시스템
KR920012931A (ko) Ic 시험장치
KR950701832A (ko) 게임기용 멀티 접속 장치(multconnector for game machine)
KR890015097A (ko) 다중화 제어시스템
KR970706507A (ko) 고속패턴 발생방법 및 이 방법을 사용한 고속패턴 발생기
KR890015125A (ko) 정보처리장치의 자기시험회로
KR920018773A (ko) 메모리 시험장치의 어드레스 발생장치
US4692886A (en) Digital pattern generator
KR860004349A (ko) 시이퀀스 제어기의 프로세스 입출력장치
KR910005208A (ko) 학습 장치
KR980003618A (ko) 메모리 시험 장치
KR940012154A (ko) 기억장치와 그 버스트전송의 연속독출 확대방법 및 그 방법을 이용한 롬(rom) 내장형 마이크로컴퓨터 시스템
TW362191B (en) Sequence control circuit
KR950006872A (ko) 반도체 기억장치 및 그 시험방법
KR960005616A (ko) 메모리 제어 회로와 그 회로를 내장한 집적 회로 소자
KR100205589B1 (ko) 타임스위치의 메모리 억세스회로
KR950004267A (ko) 선형필터처리된 복합신호의 발생장치 및 발생방법
KR900003791A (ko) 거래 처리 장치
KR960032018A (ko) 반도체 집적회로 장치
KR910700494A (ko) 전송선용 수치제어장치
KR920003713A (ko) 공간 분할 교환 시스템 내 오프라인 시험용 정합장치
KR950009442A (ko) 어드레스 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19940407

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee