KR950004267A - 선형필터처리된 복합신호의 발생장치 및 발생방법 - Google Patents
선형필터처리된 복합신호의 발생장치 및 발생방법 Download PDFInfo
- Publication number
- KR950004267A KR950004267A KR1019940017840A KR19940017840A KR950004267A KR 950004267 A KR950004267 A KR 950004267A KR 1019940017840 A KR1019940017840 A KR 1019940017840A KR 19940017840 A KR19940017840 A KR 19940017840A KR 950004267 A KR950004267 A KR 950004267A
- Authority
- KR
- South Korea
- Prior art keywords
- sub
- data
- signal
- filtered
- signals
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/06—Arrangements for sorting, selecting, merging, or comparing data on individual record carriers
- G06F7/10—Selecting, i.e. obtaining data of one kind from those record carriers which are identifiable by data of a second kind from a mass of ordered or randomly- distributed record carriers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04S—STEREOPHONIC SYSTEMS
- H04S1/00—Two-channel systems
- H04S1/007—Two-channel systems in which the audio signals are in digital form
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
Abstract
본 발명은 선형필터처리된 복합신호의 발생장치 및 발생방법에 관한 것으로서, 상기 복합신호의 최초신호가 복수의 연속배열된 최초서브신호들내로 나누어질 수 있는 것에 관한 것이다. 상기 장치는 (a) 최초 서브신호들을 선형필터처리함으로써 얻어지는 필터처리된 서브신호들(y1(n),y2(n))을 저장하는 복수의 메모리 수단 (11,12)과; (b) 상기 장치의 출력단자와 합성데이타(y1(n),y2(n))를 제공하기 위해서 상기 메모리수단으로부터 판독된 서브신호들(y1(n),y2(n))의 데이타를 가산하기 위한 가산수단(5); 및 (c) 상기 메모리수단내에 저장된 서브신호들의 데이타를 상기 가산수단으로 제공하는 타이밍을 제어하기 위한 제어수단들(21,22,3,3′,4,6,71,72)을 포함한다. 상기 제어수단은, (1) 제1서브신호가 발생될 때, 대응메모리수단으로부터 연속판독되는 데이타가 가산수단으로 제공됨으로써, 가산수단을 통해 출력단자로 데이타를 제공하도록 하고, (2) 제2서브신호가 제1서브신호의 위치에서 발생될 때, 제1서브신호로부터 제2서브신호로의 스위칭 타이밍을 중심으로 하는 소정 타임주기동안, 대용 메모리수단으로부터 판독된 제1 및 제2서브신호들의 데이타 모두 가산수단에서 가산됨으로써, 가산된 데이타를 출력단자로 제공하도록 하며, (3) 그후에, 제2메모리수단으로부터 판독된 제2서브신호의 데이타만이 가산수단으로 제공됨으로써, 상기 데이타를 출력단자에 제공하도록 제어한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 일실시예의 구성을 나타내는 블럭도이고, 제7도는 본 발명의 다른 실시예의 구성을 나타내는 블록도.
Claims (22)
- 복합신호의 최초신호가 복수의 연속배열된 최초 서브신호들로 나누어질 수 있고, 인접한 최초 서브신호들 사이의 간격들이 소정시간주기내에 있는 선형필터처리된 복합신호를 발생시키기 위한 필터처리된 복합신호발생장치에 있어서, 상기 최초 서브신호들을 각각 선형필터처리함으로써 얻어지는 필터처리된 서브신호들을 저장한 복수의 메모리수단(a)과; 상기 장치의 출력단자로 합성데이타를 제공하도록 상기 메모리수단으로부터 판독되는 상기 필터처리된 서브신호들의 데이타를 가산하기 위한 가산수단(b); 및 상기 메모리수단내에 저장된 상기 필터처리된 서브신호들의 데이타를 상기 가산수단으로 제공하는 타이밍을 제어하기 위한 제어수단(c)을 구비하며; 제1필터처리된 서브신호가 발생될 때, 상기 대응 제1메모리수단으로부터 연속적으로 판독된 상기 제1필터처리된 서브신호의 데이타가 상기 가산수단에 제공됨으로써, 상기 가산수단을 통해 상기 출력단자로 상기 제1필터처리된 서브신호의 데이타를 제공하도록 하고, 제2필터처리된 서브신호가 상기 제1필터처리된 서브신호 대신에 발생될 때, 상기 제1필터처리된 서브신호로부터 상기 제2필터처리된 서브신호로 스위칭타이밍을 중심으로 하는 소정타임주기동안, 상기 대응하는 제1 및 제2메모리수단들로부터 판독된 상기 제1 및 제2필터처리된 서브신호들 모두가 상기 가산수단에서 가산됨으로써, 상기 출력단자로 가산된 데이타를 제공하며, 그후, 상기 제2메모리수단으로부터 판독된 상기 제2필터처리된 서브신호의 데이타만이 상기 가산수단에 제공됨으로써, 상기 출력단자로 상기 제2필터치리된 서브신호의 데이타를 제공하는 것을 특징으로 하는 선형필터처리된 복합신호의 발생장치.
- 제1항에 있어서, 상기 제어수단은 소정 차등타이밍에서 각 필터처리된 서브신호들의 데이타를 판독하도록 상기 메모리수단의 각 어드레스를 발생시키는 어드레스발생수단을 포함하는 것을 특징으로 하는 선형필터처리된 복합신호의 발생장치.
- 제1항에 있어서, 각각의 상기 메모리수단은 소정 어드레스에서 상기 필터처리된 서브신호의 데이타를 저장하고 하나의 필터처리된 복합신호 발생싸이클의 잔여 어드레스에서 제로레벨 데이타를 저장하며; 상기 제어수단은 상기 발생싸이클동안 상기 메모리수단으로부터 데이타를 동시에 판독하도록 상기 메모리수단으로 어드레스들을 발생시키기 위한 어드레스 발생수단을 구비하는 것을 특징으로 하는 선형필터처리된 복합신호의 발생장치.
- 제2항에 있어서, 상기 어드레스 발생수단은 어드레스들을 반복적으로 발생시킴으로써, 상기 필터처리된 서브신호들이 상기 메모리수단들로부터 반복적으로 판독되는 특징으로 선형필터처리된 복합신호의 발생장치.
- 제3항에 있어서, 상기 어드레스 발생수단은 어드레스들을 반복적으로 발생시킴으로써, 상기 필터처리된 서브신호들이 상기 메모리수단들로부터 반복적으로 판독되는 것을 특징으로 하는 선형필터처리된 복합신호의 발생장치.
- 제1항에 있어서, 상기 제어수단은 동시에 상기 메모리수단들로부터 상기 각 필터처리된 서브신호들을 반복적으로 판독하도록 어드레스들을 발생시키기 위한 어드레스 발생수단들과; 상기 메모리수단으로부터 상기 가산수단으로 판독된 상기 각 필터처리된 서브신호들의 패싱/인터럽팅을 제어하기 위한 수단을 포함하는 것을 특징으로 하는 선형필터처리된 복합신호의 발생장치.
- 제1항에 있어서, 상기 메모리수단들중 적어도 하나는 소정어드레스에서 상기 필터처리된 서브신호의 데이타와 하나의 필터처리된 복합신호 발생싸이클의 잔여 어드레스들에서 제로레벨 데이타를 저장하고; 상기 제어수단은 상기 발생싸이클동안 제로레벨 데이타 및 필터처리된 서브신호를 판독하기 위해 제로레벨 데이타를 또한 저장한 메모리수단에 상기 발생싸이클을 구비한 어드레스를 발생시키고, 상기 필터처리된 서브신호들을 판독하기 위해 제로레벨 데이타가 아닌 데이타를 저장하는 메모리수단으로 소정 타이밍에서 어드레스를 발생시키기 위한 어드레스 발생수단을 더 포함하는 것을 특징으로 하는 선형필터처리된 복합신호의 발생장치.
- 제1항에 있어서, 상기 메모리수단들중 적어도 하나는 소정 어드레스들에서 상기 필터처리된 서브신호의 데이타를 저장하고 하나의 필터처리된 복합신호 발생싸이클의 잔여 어드레스들에서 제로레벨 데이타를 저장하며; 상기 제어수단은 (1) 발생싸이클동안 제로레벨데이타 및 필터처리된 서브신호데이타를 판독하도록 제로레벨데이타를 또한 저장한 메모리수단으로 상기 발생싸이클을 구비한 어드레스들을 발생시키고, 상기 필터처리된 서브신호들을 반복적으로 판독하도록 제로레벨데이타가 아닌 데이타를 저장하는 메모리수단으로 어드레스들을 반복적으로 발생시키기 위한 어드레스 발생수단과, (2) 적어도 제로레벨데이타가 아닌 데이타를 저장하는 메모리수단으로부터 판독된 데이타의 패싱/인터럽팅을 제어하기 위한 수단을 포함하는 것을 특징으로 하는 선형필터처리된 복합신호의 발생장치.
- 제1항에 있어서, 상기 제어신호는; 필터처리된 복합신호 발생싸이클 동안 상기 메모리수단중 적어도 하나로부터 상기 서브신호의 데이타를 반복적으로 판독하도록 하고 다른 메모리수단으로부터 소정타이밍에서 상기 필터처리된 서브신호들의 데이타를 판독하도록 하는 어드레스들을 발생시키기 위한 어드레스발생수단; 및 상기 반복적으로 어드레스된 메모리수단으로부터 판독된 데이타의 패싱/인터럽팅을 제어하기 위한 수단을 포함하는 것을 특징으로 하는 선형필터처리된 복합신호의 발생장치.
- 제1항에 있어서, 상기 서브신호들의 갯수는 세개 또는 그 이상이고; 상기 메모리수단들중 적어도 하나는 소정어드레스들에서 상기 필터처리된 서브신호의 데이타를 저장하고 하나의 필터처리된 복합신호 발생싸이클의 잔여어드레스들에서 제로레벨 데이타를 저장하며; 상기 제어수단은(1) 발생싸이클동안 제로레벨 데이타 및 필터처리된 서브신호데이타를 출력하도록 제로레벨데이타를 또한 저장한 메모리수단으로 상기 발생싸이클을 구비한 어드레스들을 발생시키고, 상기 필터처리된 서브신호들의 데이타를 판독하도록 다른 메모리수단으로 소정타이밍에서 어드레스를 발생시키기 위한 어드레스 발생수단과, (2) 제로레벨데이타가 아닌 데이타를 저장한 메모리 수단으로부터 반복적으로 판독된 서브신호의 데이타의 패생/인터럽팅을 제어하기 위한 수단을 포함하는 것을 특징으로 하는 선형필터처리된 복합신호의 발생장치.
- 제1항에 있어서, 상기 장치의 상기 출력단자로 상기 가산수단의 출력노드 및 입력노드들중 하나를 선택적으로 연결하기 위한 출력선택수단과, 서브신호 스위칭타이밍을 중심으로 하는 상기 소정 타임주기동안만 상기 가산수단이 액티브되게 하고 상기 출력선택수단이 상기 가산수단의 출력노드를 상기 장치의 출력단자에 연결되도록 하여, 다른 타임주기동안 발생되는 필터처리된 서브신호에 따라 상기 출력선택수단이 상기 가산수단의 상기 입력노드들 중 하나를 상기 출력단자에 선택적으로 연결시키도록 하는 상기 출력선택수단 및 상기 가산수단의 작동제어수단을 포함하는 것을 특징으로 하는 선형필터처리된 복합신호의 발생장치.
- 제1항에 있어서, 상기 인접한 최초 서브신호들 사이의 상기 간격들중 적어도 하나는 존재하지 않는(제로인) 것을 특징으로 하는 장치.
- 제1항 내지 제12항중 어느 한 항에 있어서, 상기 서브신호들중 적어도 하나는 복수의 선택가능한 패턴들을 포함하고, 상기 제어수단은 상기 패턴들중 하나를 선택하기 위한 패턴선택수단을 더 포함하는 것을 특징으로 하는 장치.
- 제13항에 있어서, 상기 패턴선택수단은 상기 패턴들을 구비한 서브신호들을 저장한 메모리수단의 어드레스의 상부비트들을 발생시키기 위한 상부어드레스 발생수단을 포함하는 것을 특징으로 하는 장치.
- 제13항에 있어서, 상기 패턴들을 구비한 서브신호들을 저장한 메모리수단들은 상기 패턴들을 각각 저장한 복수의 메모리들로 구성되고, 상기 패턴선택수단은 상기 메모리들과 상기 메모리들의 출력들중 하나를 대안적으로 연결시키기 위한 상기 가산수단들 사이에 배치된 대안적인 선택게이트수단과 상기 가산수단을 상기 입력노드에 포함하는 것을 특징으로 하는 장치.
- 복합신호의 최초신호가 복수의 연속배열된 최초 서브신호들로 나누어질 수 있고, 인접한 최초 서브신호들 사이의 간격이 소정타임주기내에 있는 선형필터처리된 복합신호를 발생시키기 위한 필터처리된 복합신호 발생방법에 있어서, 상기 최초 서브신호들을 각각 선형필터처리함으로써 얻어지는 필터처리된 서브신호들의 데이타를 저장하는 복수의 메모리수단을 제공하는 단계(a)와; 제1메모리수단으로부터 제1필터처리된 서브신호의 데이타를 판독하고 출력단자로부터 출력하는 단계(b)와; 상기 제1필터처리된 서브신호로부터 상기 제2필터처리된 서브신호로의 스위칭타이밍을 중심으로 하는 소정타임주기동안 상기 제1 및 제2메모리수단으로부터 상기 제1 및 제2필터처리된 서브신호들의 데이타를 판독하고, 판독된 데이타를 가산하며, 상기 출력단자로부터 합성데이타를 출력하는 단계(c); 및 상기 제2메모리수단으로부터 상기 제2필터 처리된 서브신호의 데이타를 판독하고 상기 출력단자로부터 출력하는 단계(d)를 포함하는 것을 특징으로 하는 필터처리된 복합신호의 발생방법.
- 복합신호의 최초신호가 복수의 연속배열된 최초 서브신호들로 나누어질 수 있고, 인접한 최초 서브신호들 사이의 간격이 소정타임주기내에 있는 선형 필터처리된 복합신호를 발생시키기 위한 필터처리된 복합신호 발생방법에 있어서, 소정어드레스에서 상기 최초 서브신호들을 선형필터링함으로써 얻어지는 필터처리된 서브신호들의 데이타와, 필터처리된 복합신호 발생싸이클의 잔여 어드레스에서 제로레벨데이타를 각각 저장하는 복수의 메모리수단을 제공하는 단계(a)와; 상기 메모리수단으로부터 제로레벨데이타 및 상기 필터처리된 서브신호들의 데이타를 판독하고, 판독된 데이타를 동시에 가산하여, 상기 출력단자로부터 합성데이타를 출력하는 단계(d)를 포함하는 것을 특징으로 하는 필터처리된 복합신호의 발생방법.
- 복합신호의 최초신호가 복수의 연속배열된 최초서브신호들로 나누어질 수 있고, 인접한 최초 서브신호들 사이의 간격은 소정타임주기내에 있는 선형필터처리된 복합신호를 발생시키기 위한 필터처리된 복합신호 발생방법에 있어서, 상기 최초 서브신호들을 선형필터처리함으로써 얻어지는 필터처리된 서브신호들의 데이타를 저장하는 복수의 메로리수단을 각각 제공하는 단계(a)와; 모든 상기 메모리수단으로부터 필터처리된 서브신호들의 데이타를 각각 반복적으로 판독하는 단계(b)와; 상기 제1필터처리된 서브신호의 판독된 데이타를 이송하고, 출력단자로부터 출력하는 단계(c)와; 상기 제1서브신호로부터 상기 제2필터처리된 서브신호로 스위치타이밍을 중심으로 하는 소정 타임주기동안 상기 제1 및 제2메모리수단으로부터 상기 제1 및 제2필터처리된 서브신호들의 판독된 데이타를 이송하고, 데이타를 가산하며, 상기 출력단자로부터 합성데이타를 출력하는 단계(d); 및 상기 제2메모리수단으로부터 상기 제2필터처리된 서브신호의 판독된 데이타를 이송하고, 상기 출력단자로부터 출력하는 단계(e)를 포함하는 것을 특징으로 하는 선형필터처리된 복합신호의 발생방법.
- 제16항에 있어서, 상기 인접한 최초 서브신호들 사이의 상기 간격중 적어도 하나는 영(제로)인 것을 특징으로 하는 선형필터처리된 복합신호의 발생방법.
- 제16항 내지 제19항중 어느 한 항에 있어서, 상기 필터처리된 서브신호들중 적어도 하나는 복수의 선택가능한 패턴들을 포함하고, 상기 방법은 상기 신호패턴들중 하나를 선택하기 위한 패턴선택 단계를 더 포함하는 것을 특징으로 하는 선형필터처리된 복합신호의 발생방법.
- 제20항에 있어서, 상기 패턴선택단계는 상기 메모리수단의 어드레스의 상부비트들을 어드레싱함으로써 실행되는 것을 특징으로 하는 선형필터처리된 복합신호의 발생방법.
- 제20항에 있어서, 상기 패턴들을 구비한 상기 필터처리된 서브신호를 저장하는 메모리수단은 상기 패턴들을 각각 저장한 복수의 메모리들을 구비하며 패턴선택단계는 상기 메모리의 대안적 선택출력에 의해 실행되는 것을 특징으로 하는 선형필터처리된 복합신호의 발생방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP93-183075 | 1993-07-23 | ||
| JP5183075A JPH0736776A (ja) | 1993-07-23 | 1993-07-23 | 線形フィルタ処理した複合信号の発生装置及び発生方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950004267A true KR950004267A (ko) | 1995-02-17 |
| KR100291680B1 KR100291680B1 (ko) | 2001-06-01 |
Family
ID=16129323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940017840A KR100291680B1 (ko) | 1993-07-23 | 1994-07-23 | 선형필터처리된 복합신호의 발생장치 및 발생방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5555515A (ko) |
| JP (1) | JPH0736776A (ko) |
| KR (1) | KR100291680B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11232040A (ja) * | 1998-02-17 | 1999-08-27 | Sony Corp | データ出力装置及び方法 |
| US7471844B2 (en) * | 2004-12-27 | 2008-12-30 | Intel Corporation | Method, apparatus and system for multi-feature programmable tap filter image processing |
| US11338816B2 (en) * | 2019-02-02 | 2022-05-24 | Ford Global Technologies, Llc | Over-the-air flashing and reproduction of calibration data using data regression techniques |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2636163B1 (fr) * | 1988-09-02 | 1991-07-05 | Hamon Christian | Procede et dispositif de synthese de la parole par addition-recouvrement de formes d'onde |
| CN1062963C (zh) * | 1990-04-12 | 2001-03-07 | 多尔拜实验特许公司 | 用于产生高质量声音信号的解码器和编码器 |
| US5175769A (en) * | 1991-07-23 | 1992-12-29 | Rolm Systems | Method for time-scale modification of signals |
| US5337264A (en) * | 1992-06-01 | 1994-08-09 | Levien Raphael L | Time reversal gaussian approximation filter |
-
1993
- 1993-07-23 JP JP5183075A patent/JPH0736776A/ja active Pending
-
1994
- 1994-07-22 US US08/278,909 patent/US5555515A/en not_active Expired - Lifetime
- 1994-07-23 KR KR1019940017840A patent/KR100291680B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0736776A (ja) | 1995-02-07 |
| KR100291680B1 (ko) | 2001-06-01 |
| US5555515A (en) | 1996-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960008544A (ko) | 다중 메모리 뱅크 선택을 위한 방법 및 장치 | |
| KR960008833A (ko) | 반도체 기억 장치 | |
| KR920012931A (ko) | Ic 시험장치 | |
| KR970011585B1 (ko) | 반도체 시험장치의 파형 정형기 | |
| KR870700140A (ko) | 테스트 패턴 제너레이터(발생장치) | |
| KR920010650A (ko) | 프로그래머블 집적회로 | |
| JPH0746127B2 (ja) | 半導体試験装置 | |
| KR950004267A (ko) | 선형필터처리된 복합신호의 발생장치 및 발생방법 | |
| CA2022586A1 (en) | Scan converter control circuit having memories and address generator for generating zigzag address signal supplied to the memories | |
| KR970060223A (ko) | 반도체 기억 장치 및 그 제어 방법 | |
| KR100532369B1 (ko) | 멀티 뱅크 제어장치 및 멀티 뱅크 제어장치를 구비한 메모리 모듈 | |
| JP2880019B2 (ja) | パターン発生装置 | |
| KR100205589B1 (ko) | 타임스위치의 메모리 억세스회로 | |
| JPH04207692A (ja) | オーバーヘッドクロスコネクト方式 | |
| SU1111151A1 (ru) | Устройство дл преобразовани информации в видеосигнал | |
| SU1552395A1 (ru) | Устройство дл формировани оптимальных дискретно-частотных сигналов | |
| KR970057687A (ko) | 피디피 티브이(pdp tv)의 메모리 장치 | |
| JPS5899823A (ja) | タイミング信号発生装置 | |
| JPH04190176A (ja) | 試験パターン発生器 | |
| JPH11150459A (ja) | パルス出力回路 | |
| KR890007167A (ko) | 마이콤에서 스위칭 세팅을 읽어들이는 장치 및 방법 | |
| JP2000049734A (ja) | 回線交換装置 | |
| JPH09319457A (ja) | タイミング信号生成回路 | |
| KR970019557A (ko) | 스크롤링 화면 변형 장치 | |
| KR970007725A (ko) | 어드레스 멀티플렉싱 방법을 사용한 사각형 영역 채움 메모리 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100126 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |