KR100291680B1 - 선형필터처리된 복합신호의 발생장치 및 발생방법 - Google Patents

선형필터처리된 복합신호의 발생장치 및 발생방법 Download PDF

Info

Publication number
KR100291680B1
KR100291680B1 KR1019940017840A KR19940017840A KR100291680B1 KR 100291680 B1 KR100291680 B1 KR 100291680B1 KR 1019940017840 A KR1019940017840 A KR 1019940017840A KR 19940017840 A KR19940017840 A KR 19940017840A KR 100291680 B1 KR100291680 B1 KR 100291680B1
Authority
KR
South Korea
Prior art keywords
sub
signal
signals
data
filtered
Prior art date
Application number
KR1019940017840A
Other languages
English (en)
Other versions
KR950004267A (ko
Inventor
히로유끼 도미따
고이찌 사이또
Original Assignee
오오마츠 시게루
리더 덴시 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오마츠 시게루, 리더 덴시 가부시키가이샤 filed Critical 오오마츠 시게루
Publication of KR950004267A publication Critical patent/KR950004267A/ko
Application granted granted Critical
Publication of KR100291680B1 publication Critical patent/KR100291680B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/06—Arrangements for sorting, selecting, merging, or comparing data on individual record carriers
    • G06F7/10—Selecting, i.e. obtaining data of one kind from those record carriers which are identifiable by data of a second kind from a mass of ordered or randomly- distributed record carriers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04S—STEREOPHONIC SYSTEMS 
    • H04S1/00—Two-channel systems
    • H04S1/007—Two-channel systems in which the audio signals are in digital form
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting

Abstract

본 발명은 선형필터처리된 복합신호의 발생장치 및 발생방법에 관한 것으로서, 상기 복합신호의 최초신호가 복수의 연속배열된 최초 서브신호들내로 나누어질 수 있는 것에 관한 것이다. 상기 장치는 (a) 최초 서브신호들을 선형필터링함으로써 얻어지는 필터처리된 서브신호들(y1(n) 및 y2(n))을 저장하는 복수의 메모리수단(I1, I2)과; (b) 상기 장치의 출력단자로 합성데이타((y1(n) + y2(n))를 제공하기 위해서 상기 메모리수단으로부터 판독된 서브신호들(y1(n) 및 y2(n))의 데이터를 가산하기 위한 가산수단(5); 및 (c) 상기 메모리수단내에 저장된 서브신호들의 데이터를 상기 가산수단으로 제공하는 타이밍을 제어하기 위한 제어수단들(21, 22, 3, 3´, 4, 6, 71, 72)을 포함한다. 상기 제어수단은, (1) 제1서브신호가 발생될 때, 대응메모리수단으로부터 연속판독되는 데이터가 가산수단으로 제공됨으로써, 가산수단을 통해 출력단자로 데이터를 제공하도록 하고, (2) 제2서브신호가 제1서브신호의 위치에서 발생될 때, 제1서브신호로부터 제2서브신호로의 스위칭타이밍에 중심을 두고 있는 소정타임주기동안, 대응메모리수단으로부터 판독된 제1 및 제2서브신호들의 데이터 모두가 가산수단에서 가산됨으로써, 가산된 데이터를 출력단자로 제공하도록 하며, (3) 그후에, 제2메모리수단으로부터 판독된 제2서브신호의 데이터만이 가산수단으로 제공됨으로써, 상기 데이터를 출력단자에 제공하도록 제어한다.

Description

선형필터처리된 복합신호의 발생장치 및 발생방법
제1도는 종래 기술의 선형필터처리된 복합신호 발생기의 구성을 나타내는 블록도이고,
제2(a)도 및 제2(b)도는 종래기술의 작동을 설명하는 설명적 파형챠트이며,
제3도는 본 발명의 일실시예의 구성을 나타내는 블록도이고,
제4(a)도 내지 제4(f)도는 본 발명의 원리를 설명하는 설명적 파형챠트이며,
제5(a)도 내지 제5(d)도는 본 발명이 선형필터처리된 2차원 복합신호의 발생기를 채용하는 경우 시간의 가산주기를 설명하는 설명도이고,
제6(a)도 내지 제6(g)도는 본 발명이 서브신호들 사이의 짧은 간격들을 포함한 선형필터처리된 복합신호의 발생기에 적용되는 경우를 설명하는 설명적 파형챠트이며,
제7도는 본 발명의 다른 실시예의 구성을 나타내는 블록도이고,
제8(a)도 내지 제8(g)도는 제7도에서 나타낸 실시예의 동작을 설명하는 설명적 파형챠트이며,
제9도는 본 발명의 다른 실시예를 나타내는 블록도이고,
제10도는 본 발명의 또다른 실시예를 나타내는 블록도이며,
제11(a)도 내지 제11(g)도는 제10도에서 나타낸 실시예의 동작을 설명하는 설명적 파형챠트이다.
본 발명은 복수의 연속배열된 서브신호들로 분리될 수 있는 최초 복합신호를 선형필터처리함으로써 얻어진 필터처리된 복합신호의 발생장치 및 발생방법에 관한 것으로서, 특히 복수의 연속배열된 서브신호들로 분리될 수 있는 최초 복합신호를 선형필터처리한 후에 메모리들내에 사전 저장되는 선형필터처리된 서브신호들을 선택적으로 판독하고, 서브신호들을 조합하여 출력시킴으로써 복합신호를 발생시키는 장치 및 방법에 관한 것이다.
종래의 기술에서, 상기한 바와 같은 이러한 최초 복합신호는 ROM과 같은 메모리내에 저장되기 이전에 선형필터에 의해 처리되고, 필터처리된 복합신호가 출력될 때 메모리로부터 판독된다.
제1도를 참조하여, 상기한 종래의 신호발생기는 아래에 설명된다. 제1도에서, 참조숫자(1)은 메모리를 지시하고, 참조숫자(2)는 패턴선택회로를 지시하며, 참조숫자(3)은 카운터를 지시하고, 참조숫자(4)는 클럭발생 회로를 지시한다. 종래의 신호발생기에서, 복수의 최초서브신호들을 연속 포함한 최초 복합신호는 메모리(1)내에 저장되기 전에 분리되지 않고 선형필터를 갖는 하나의 유닛으로 처리된다. 또, 각각의 복합신호의 서브신호들은 복수의 종류, 다시 말해서, 복수의 패턴들중에서 하나가 선택된다. 따라서, 상기 메모리(1)는 복수의 필터처리된 복합신호들을 유닛으로 저장한다,
필터처리된 복합신호들중 하나가 발생될 때, 상기 메모리(1)의 어드레스들중 최상(또는 상부)비트들은 살생될 필터처리된 복합신호에 따라 패턴선택회로(2)에 의해 배열되고, 메모리(1)의 어드레스들중 잔여 하부비트들은 클럭발생회로(4)로부터 클럭들을 카운트하기 위한 카운터(3)에 의해 연속배열됨으로써, 필터처리된 복합신호의 데이터 또는 구성요소들은 메모리(1)로부터 연속판독된다.
종래의 신호발생기에서, 최초 복합신호는 I1및 I2패턴들을 각각 포함한 두개의 서브신호들로 구성되고 복합신호들의 전체갯수는 I1×I2이라고 가정한다, 따라서, 상기 메모리(1)는 I1×I2복합신호들의 데이터 샘플들을 저장하기에 충분한 용량을 필요로 한다.
제2도를 참조하여 여기서 상세히 설명하기 위해서, 제2(a)도에서 나타낸 바와 같이 최초 복합신호 x(n)[n : 샘플링 타이밍] 또는 선형필터(나타내지 않음)로의 입력신호는 서브신호들 x1(n) 및 x2(n); x(n)=x1(n)+x2(n)의 조합으로서 표현된다, 즉
n=0-N1-1인 경우 x(n)=x1(n), 및
n=N1-N1+N2-1인 경우 x(n)=x2(n)
이러한 경우에, 선형필터로부터 필터처리된 복합신호(y(n)) 또는 출력신호는 제2(b)도에서 같이 나타낸다. 설명을 간단하게 하기 위해서, 사용된 선형필터는 M 탭들을 구비한 선형위상 정형임펄스응답(FIR) 선형필터이고 그룹딜레이는 t라 가정한다. 필터처리된 출력신호(y(n))가 메모리(1)내에 저장되는 경우에, 테이타샘플들의 갯수(S1)는 다음과 같이 표현된다;
이러한 이유로, 메모리용량은 S1 샘플과 동일한 최소 데이터를 저장하기 충분한 용량이 요구된다. 식(1)에서, (M-1)은 제2(b)도에서 나타낸바와 같이 필터처리에 의해서 새롭게 발생된 테이타이다.
또한, 입력신호의 x1(n) 및 x2(n) 가 I1및 I2가변패턴들을 구비한 경우에, 이들 패턴들로부터 초래된 조합의 갯수는 I1×I2가 되고, 이러한 이유로 선형필터처리된 모든 출력신호들 (y(n))을 저장하기 위해서 샘플들의 갯수(S1)는 식(2)로 표현된다;
따라서, 메모리(1)는 서브신호들의 각각의 패턴들이 단지 하나인 경우의 용량을 곱함으로써, 즉 I1×I2으로써 얻어진 용량을 구비할 필요가 있다.
더욱이, I1및 I2의 값이 증가하는 경우에, 샘플의 갯수 S1가 이들 값들의 곱에 비례하기 때문에, 메모리용량은 대단히 크게 될 필요가 있다. 따라서, 종래의 신호발생기는 거대한 저장용량을 구비한 메모리를 포함하는 것이 요구된다.
따라서, 본 발명의 목적은 종래기술에서 요구된 용량에 비해 크지 않는 용량을 구비한 메모리를 사용할 수 있으므로써 종래기술에서의 본질적이 문제점을 제거한 선형필터처리된 복합신호의 발생장치 및 발생방법을 제공하는 것이다.
상기 목적을 달성하기 위해서, 본 별명의 주요 특징은, 최초 복합신호들이 선형필터에 의해 각각 처리되어 각 서브신호들과 결합된 분리 메모리수단들에 사전에 저장되며, 선형필터처리된 복합신호들이 발생되는 경우에 저장된 필터처리된 서브신호들이 메모리수단으로부터 연소판독되고 제1메모리수단 및 다음 메모리수단으로부터 판독된 상기 신호들은 제1필터처리된 서브신호로부터 제2필터처리된 서브신호로의 출력스위칭타임에 중심을 두고 있는 임의의 주기동안에 가산수단에 의해 가산되는 것이다.
본 발명의 일 실시예에 따르면, 메모리수단의 판독타이밍을 제어함으로써, 제1필터처리된 서브신호가 출력복합신호로서 발생되는 경우에 제1메모리수단만이 신호를 판독하기 위해 접근되고, 출력신호가 제1필터처리된 서브신호로부터 제 2필터처리된 서브신호로 변화되는 경우에 임의의 타임주기동안 제1 및 제2메모리수단들 모두가 신호들을 판독하기 위해서 접근한 후에 판독된 신호들이 가산되어, 그후에 제 2메모리수단만이 제2필터처리된 서브신호를 판독하기 위해서 접근한다.
본 발명의 다른 실시예에서, 각 메모리수단들의 소정 어드레스들에서 제로데이타를 저장함으로써, 각 메모리수단은 제로데이타를 포함한 서브신호들을 동시에 판독하기 위해서 동일한 어드레스에 의해 접근되고 판독된 서브신호들은 필터처리된 복합신호를 제공하도록 가산신호에 의해 가산된다.
본 발명의 또다른 실시예에서, 각 메모리수단으로부터 필터처리된 신호들을 반복적 및 동시에 판독하고, 메모리수단으로부터 가산신호로 필터처리된 서브신호들을 선택적으로 이송하기 위하 이송게이트수단을 결합시킴으로써, 제1필터처리된 서브신호가 출력신호로서 발생되는 경우에 제1필터처리된 서브신호만이 가산수단으로 보내지고, 출력신호들이 제1필터처리된 서브신호로부터 제 2필터처리된 서브신호들로 변화되는 경우에, 제1 및 제2필터처리된 서브신호들 모드는 스위칭타이밍에 중심을 두고 있는 임의의 주기동안 가산수단으로 이송되고, 그후 제2필터처리된 서브신호만이 가산신호로 이송됨으로써, 출력신호로서 필터처리된 복합신호가 가산수단으로부터 제공된다.
본 발명의 상기 실시예들으로서, 복수의 서브신호들중 적어도 하나가 복수의 패턴들을 포함하는 경우 즉, 서브신호의 패턴이 변화가능한 경우에, 상기 패턴은 대응 메모리수단의 어드레스들중 최상 또는 상부비트들을 배열시킴으로써 선택되도록 설계된다. 또한, 복수의 패턴에 대응하도록 복수의 메모리들에 의해 각각의 메모리수단이 구성되는 경우에, 메모리수단으로부터 가산수단으로 출력된 서브신호들중 하나를 선택적으로 통과하기 위한 선택수단을 결합시키도록 설계될 수 있다.
또, 본 발명의 상기 실시예들에서, 상기 가산수단은 서브신호 스위칭타임에 중심을 두고 있는 임의의 주기동안만 활성화되도록 제어될 수 있고, 메모리수단으로부터 판독된 서브신호 또는 서브신호들은 복합신호발생의 다른 타임주기동안 출력단자에 직접적으로 제공될 수 있다.
제1도는 본 발명의 일 실시예에 따른 선형필터처리된 복합신호 발생기를 나타낸다. 제1도에서, 참조숫자(11및 12)는 선형필터에 의해 각각 처리되는 서브신호들을 저장하기 위한 메모리들을 지시하고, 참조숫자(21및 22)는 처리되는 서브신호들의 패턴들에 따라 메모리들 (11및 12)의 어드레스들의 상부비트들을 선택하기 위한 패턴선택회로들을 지시하며, 따라서, 패턴선택회로들(21및 22)는 각각 상부어드레스 발생수단을 구성한다. 참조숫자(3)은 메모리들(11및 12)의 어드레스들의 상부비트들을 연속발생시키는 카운터를 지시하고 참조숫자(4)는 카운터(3)로 클럭들을 고급하기 위한 클럭발생회로를 지시한다. 상기 카운터(3) 및 상기 클럭발생회로(4)는 하부어드레스 발생수단을 구성한다. 참조숫자(5)는 메모리들(11및 12)로부터 판독되는 신호들을 가산하기 위한 가산기를 지시한다.
본 발명의 작동을 설명하기 전에, 제2도 내지 제8도를 참조하여 본 발명의 원리가 설명된다. 다음의 설명으로부터 분명해지는 바와 같이, 필터처리에 의해 선형성이 유지되는 경우에 본 발명이 성립될 수 있기 때문에, 아날로그필터, IIR필터, 및 FIR필터와 같은 선형필터수단이 본 발명에서 활용될 수 있다.
선형필터의 출력신호(x(n))는 두 개의 연속적인 서브신호들(x1(n) 및 x2(n))의 합으로 표현된다고 가정한다. 다시 말해서, 입력신호는 다음과 같이 표현된 복합신호이다:
이들 서브신호들(x1(n) 및 x2(n))은 특징 타임주기동안만 존재하기 때문에, 제4(a)도 및 제4(b)도에서 나타내 바와 같이 나누어진다. 이들 신호들이 M탭들을 구비한 선형필터에 의해 각각 처리되는 경우에, 선형필터의 출력서브신호들(y1(n) 및 y2(n))은 제4(a)도 및 제 4(b)도에서 나타낸 바와 같이 얻어질 수 있다.
일반적으로, M-탭 선형필터의 계수는 h(0)-h(M-1)이고, 출력신호(y(n))는 다음과 같이 입력신호(x(n))를 이용하여 일반적으로 표현된다:
식 (4)로부터 분명해지는 바와 같이, 상기 출력신호(y(n))는 상수 선형적분식으로서 표현된다. 따라서, 상기 신호는 선형필터에 의해 처리된후에서 선형성을 유지하고, 상기 입력신호(x1(n))가 두 개의 서브신호들(x1(n) 및 x2(n))의 합으로 표현될 때, 상기 출력신호(y(n))은 서브신호들(y1(n) 및 y2(n))의 가산으로 표현될 수도 있고 이들은 서브신호들(x1(n) 및 x2(n))을 선형필터처리함으로써 각각 얻어짐으로써, 다음 식이 얻어진다:
나타낸 바와 같이, 여기에는 출력 또는 필터처리된 서브신호들(y1(n) 및 y2(n))중 적어도 하나가 0(제로)일 때 시간의 주기가 존재하고, 이러한 주기에서 서브신호들(y1(n) 및 y2(n)) 모두를 가산할 필요가 없을 수 있다. 따라서, 제4(e)도에서 나타낸 바와 같이, 서브신호(y1(n))로부터 서브신호(y2(n))로의 신호스위칭타이밍에 중심을 두고 있는 소정 타임주기동안만 가산이 행해지고, 0이 아닌 서브신호만이 다른 타임주기동안 출력될 수 있으므로써, 상기한 바와 같이 종래기술의 출력신호와 유사한 출력신호(y(n))가 제4(f)도에서 나타낸 바와 같이 얻어진다. 이것은 아래의 식(6)내지 식(8)에 의해 표현된다.
n<N1인 경우
인 경우
인 경우
식(6) 및 식(8)로부터 분명해지는 바와 같이, 서브신호들(y1(n) 및 y2(n))중 하나가 0이기 때문에 n<N1및 N1+M-1≤n의 경우에 타임주기에서, 다른 서브신호만이 출력되고, 식(7)로부터 분명해지는 바와 같이, 가산동작은 N1≤n<N1+M-1인 경우의 타임주기에만 행해진다.
서브신호들(y1(n) 및 y2(n))의 데이터량을 계산하면, 서브신호들(y1(n)를 위한 샘플들을 갯수는 N1+M-1과 동일하고, 서브신호(y2(n))를 위한 샘플들을 갯수는 N2+M-1과 동일하다. 결과적으로, 전체 샘플들의 갯수(S2)는 다음과 같이 표현한다.
입력 서브신호들(x1(n) 및 x2(n))이 변화가능한 I1및 I2패턴들을 구비하는 경우에서, 전체 샘플들의 갯수(S2)는 다음과 같다:
이것은 S2샘플들의 데이터를 저장할 수 있는 용량을 구비한 메모리를 의미한다.
따라서, 종래기술에 따르면, 식(2)로 표현된 S2샘플들의 데이터는 저장되도록 요구되고, 본 발명에 따르면, 식(10)으로 나타낸 S2샘플들의 데이터만이 저장될 수 있으므로써, 요구된 메모리용량을 축소시키도록 만들 필요가 있다. 입력 서브신호들(x1(n) 및 x2(n))의 패턴들의 갯수가 증가할 때, I1및 I2의 값들은 대응하여 증가하여 메모리용량이 저축될 수 있는 범위로 커진다. 이 경우에, I1과 I2한쪽은 1과 같은 경우에도, 동일한 효과가 얻어질 수 있는 것이 분명하다.
입력신호(x(n))가 두 개의 서브신호들(x1(n) 및 x2(n))로 나누어질 수 있는 경우가 상기되어 있지만, 입력신호가 두 개 이상 예를 들어, 서브신호들(x1(n), x2(n), …, xm(n))로 나누어지는 경우에도 메모리용량을 감소시킬 수 있다. 이 경우에, 전체 샘플들의 갯수(S2)가 다음과 같이 표현된다:
한편, 출력신호(y(n))가 종래기술에서와 같이 서브신호들로 나누어지지 않고 메모리내에 저장되는 경우에, 전체 샘플들의 갯수(S2)는 다음과 같이 표현된다:
상기로부터 분명해지는 바와 같이, 입력신호(x(n))의 서브신호들의 갯수(m)가 증가하는 경우에, 상기 메모리용량은 종래기술과 비교하여 더 절약될 수 있다.
종래 경우와 본 경우 사이를 비교하기 위해서, N1=N2=N3= … =Nm=N, I1=I2=I3= … Im=I, 및 N》M이라 가정한다.
종래기술에서 전체 샘플들의 갯수(S1)은 다음과 같이 표현된다;
한편, 본 발명의 전체 샘플들의 갯수(S2)는 다음과 같이 표현된다;
S1으로 S2를 나누면,
식(15)는 입력신호의 서브신호의 갯수가 m이고 각 서브신호가 I 선택가능한 패턴들을 구비한 것을 나타내며, 본 발명의 상기 메모리용량은 종래기술의 메모리용량의 I/Im-1만큼 작을 수 있다.
일차원적 형태에서 신호가 서브신호들로 나누어질 수 있는 예가 아래에 제시되어 있다. 그러나, 이차원적 형태에서 신호가 복수의 서브신호들로 나누어지는 경우에 공급될 수 있다. 이러한 경우의 설명은 아래에 제시된다.
이차원에서 입력신호(x(n1, n2))는 제5(a)도에서 나타낸 바와 같이 서브신호들(x(n1, n2))로 나누어질 수 있고, 다음과 같이 표현된다고 가정한다.
서브신호들로 나누어지지 않은 상기 입력신호(x(n1, n2))가 M1×M2탭들을 구비한 FIR필터에 의해 처리되는 경우에, 출력신호(y(n1, n2))는 제5(b)도에서 나타낸 바와 같이 얻어진다. 메모리내에 필터처리된 이 출력신호(y(n1, n2))를 저장할 때, 종래기술내의 샘플들의 갯수(S1)는 다음과 같이 표현된다;
메모리용량은 S1 샘플들의 데이터를 저장할 수 있어야 한다. 식(16)에서, α는 다음에 설명되는 가산타임주기를 지시한다.
이 경우에 입력 서브신호들(x(n1, n2))내에 I1및 I2 선택가능한 패턴들이 각각 존재하는 경우에, 상기 필터처리된 출력신호들(y(n1, n2))의 모든 종류를 저장하기 위해서, 메모리용량은 S1샘플들의 데이터를 저장하기에 충분하며, 여기에 S1은 다음과 같이 표현된다;
더욱이, 입력신호의 서브신호들의 갯수가 증가하고 상기 입력신호가 서브신호들(x1(n1, n2), x2(n1, n2), …, xm(n1, n2))로 나누어질 수 있는 경우에, 종래기술에서, 저장된 샘플의 갯수(S1)은 다음과 같이 표현된다;
이와 반대로, 본 발명에서, 입력신호(x(n1, n2))는 서브신호들(x1(n1, n2))로 나누어지고 제5(c)도에서 나타낸 출력서브신호들(y1(n1, n2)) 및 (y2(n1, n2))를 얻도록 M1×M2의 탭들을 구비한 선형필터에 의해 분리되어 처리된다. i=0, 1, 2, …, (M1-1)이고, j=0, …, (M2-1)인 경우에, M1×M2탭들의 필터의 계수는 h(i, j)이라 가정하면, 출력신호는 일반적으로 다음과 같이 표현된다;
상기 신호가 이차원적인 경우일지라도, 상기 출력신호는 식(19)로서 상수 선형 적분식에 의해 표현된다. 이러한 이유로, 일차원적 신호의 경우와 유사하게, 제5(c)도에서 나타낸 바와 같이 출력신호들(y1(n1, n2)) 및 (y2(n1, n2))을 가산함으로써, 제5(d)도에서 나타낸 바와 같은 출력신호(y(n1, n2))가 얻어지고 제5(b)도에서 나타낸 종래기술의 출력신호와 동일하다. 출력서브신호들(y1(n1, n2)) 및 (y2(n1, n2))이 존재하는 경우에, 가산을 위한 타임주기는 제5(d)도에서 굵은 실선으로 지시된다. 상기 가산타임주기는 식(7)에서 α에 대응한다.
본 발명에 따라 제5도에서 나타낸 바와 같은 경우에 전체샘플들의 갯수(S2)는 다음과 같이 표현된다;
입력신호들(x1(n1, n2)) 및 (x2(n1, n2))의 I1및 I2선택가능한 패턴들이 각각 존재하는 경우에, 전체 샘플의 갯수(S2)는 다음과 같이 표현된다;
또한, 서브신호들의 갯수가 증가되는 경우 즉, 입력신호가 서브신호들(x1(n1, n2)), (x2(n1, n2)), …, (xm(n1, n2))로 나누어질 수 있는 경우에, 전체 샘플들의 갯수(S2)는 다음과 같이 표현된다;
예를 들어, 다음의 관계를 가정한다;
종래기술에서 샘플들의 갯수(S1)와 본 발명에서 샘플들의 갯수(S2)는 식(23) 및 식(24)에 의해 각각 표현된다;
따라서, 입력신호의 서브신호들의 갯수가 m이고 각 서브신호가 I 선택가능한 패턴들을 구비한 경우에, 본 발명의 메모리용량은 종래기술의 메모리용량의 I/Im-1만큼 작게 절약될 수 있다.
상기한 바와 같이, 이차원 신호의 경우에도 본 발명에 따르면 종래기술에 비해 메모리용량을 절약할 수 있고, 이와 유사하게 일차원 이상의 신호의 경우에도, 본 발명은 메모리용량을 절약시킬 수 있음이 분명하다.
앞서의 설명에서 입력서브신호(x1(n))가 입력신호(x2(n))로 급작스럽게 스위칭되는 것을 가정하지만, 본 발명은 소정타임주기 이하의 간격(D)이 입력연속 서브신호들 사이에 존재하는 경우에 적용될 수도 있다. 선형필터의 탭의 갯수가 M이라 가정하면, 제6(a)도에서 나타낸 바와 같이 간격(D)이 M-1(D≥M-1)보다 클 때, 제6(b)도에서 나타낸 바와 같이 출력서브신호들(y1(n), y2(n)) 사이의 경계가 존재하기 때문에, 입력서브신호들(x1(n) 및 x2(n))을 각각 선형필터처리함으로써 얻어지는 출력서브신호들의 조합은 유닛으로서 입력신호(x(n))를 선형필터처리함으로써 얻어지는 출력신호(y(n))와 동일하다. 따라서, 서브신호 스위칭타이밍 주위의 가산동작은 불필요하게 된다.
그러나, 제6(c)도에서 나타낸 바와 같이 D<M-1일 때, 제6(d)도 및 제6(e)도에서 나타낸 바와 같이 출력서브신호들(y1(n), y2(n)) 사이의 경계가 발생되지 않고, 단지 스위칭동작은 유닛신호로서 입력신호(x(n))를 선형필터처리함으로써 얻어지는 동일한 출력신호를 제공할 수 없다. 이 경우에, 본 발명에 따른 가산동작이 사용된다면, 종래기술과 동일한 정확한 출력신호(y(n))가 종래기술과 비교하여 적은 메모리용량하에서 제6(g)도에서 나타낸 바와 같이 제공될 수 있다. 또, 본 발명에 따르면, 입력신호가 어떠한 차원에 있고 선형필터의 탭들의 갯수(M)에 의해 한정된 임의의 타임주기보다 작은 간격이 입력신호의 인접한 서브신호들 사이에 존재하는 경우에도 메모리용량이 줄어들 수 있음이 분명하다.
이제 제3도로 되돌아가서, 본 발명의 실시예는 상세히 설명된다. 발생될 서브신호들에 따라, 패턴선택회로(21또는 22)중 어느 하나가 액티브상태가 된다. 처음에, 제1출력서브신호(y1(n))에 해당하는 패턴선택회로(21)가 액티브상태가 되고, 상부어드레스신호(ADDU1)를 제공하며, 그것은 서브신호들(y1(n))의 패턴들중 하나를 선택하도록 메모리(11)의 어드레스 상부비트들을 어드레싱하기 위한 패턴선택신호이다. 이와 동시에, 카운터(3)가 클럭발생회로(4)로부터 클럭을 카운터하기 시작하고, 연속적인 하부어드레스 신호들(ADDL)을 메모리들(11및 12)에 공급한다. 상기 하부 어드레스신호는 각각의 메모리들(11및 12)의 어드레스의 하부비트들을 어드레싱하기 위한 것이다. 이러한 상태에서, 메모리들(11)로의 상부 어드레스신호(ADDU2)가 존재하지 않기 때문에 서브신호(y1(n))의 데이타는 메모리(11)로부터 연속판독되어, 메모리(12)로부터 가산기(5)로의 신호선이 0으로 유지된다. 따라서, 메모리(11)로부터의 서브신호(y1(n))는 출력복합신호(y(n))의 일부로서 가산기(5)를 통해 출력된다.
서브신호 스위칭타이밍이 그려질 때, 서브신호(y1(n))가 선형필터처리에 의해 얻어지는 서브신호(x1(n))의 길이에 해당하는 타임주기가 메모리들(11)의 판독개시타임을 통과할 때의 타이밍에서 패턴선택회로(22)는 액티브상태에 놓여지고, 상부 어드레스신호(또는 패턴선택신호)(ADDU2)가 메모리들(12)의 상부 어드레스비트들을 할당하도록 출력되며, 서브신호들(y2(n))의 데이터가 또한 메모리들(12)로부터 순차판독된다. 이때, 양쪽의 메모리들로부터 판독된 데이터는 출력합성신호(y(n))의 일부로서 가산된 신호들을 제공하도록 가산기(5)에서 가산된다.
그후, M-1(M; 선형필터의 탭들의 갯수)에 비례하는 제2메모리(12)의 액티브타이밍으로부터 소정타임의 경과후에, 패턴선택회로(21)가 비액티브상태로 되돌아감으로써, 메모리(12)로부터의 서브신호들(y2(n))만이 출력복합신호(y(n))의 일부로서 가산기(5)로부터 출력된다. 이들 동작타이밍들은 제어회로(나타내지 않음)에 의해 제어된다.
상기 실시예에서, 카운터(3)로부터의 출력이 메모리들(11및 12)로 공통으로 공급하도록 구성되어 있다. 그러나, 패턴선택회로(21또는 22)의 액티브타이밍들과 동기하여 카운트를 개시하도록 개별 카운터들이 각각 제공될 수 있다. 이러한 경우에, 서브신호들(y2(n))은 한 개의 카운터가 있는 경우에서와 상이한 메모리(12)의 어드레스에 저장되는 것이 당연하다.
또한, 상기 실시예들에서, 메모리들(11및 12)로부터의 판독타이밍들은 소정타이밍들에서 서브신호들(y1(n) 및 y2(n))이 가산기(5)에 공급되기 시작하도록 제어된다. 상기의 판독타이밍을 제어하는 대신에, 메모리들(11및 12)로부터 데이터를 동시에 판독하도록 구성될 수 있다. 동시에 판독을 수행하기 위해서, 메모리들(11및 12)내에 서브신호들(y1(n) 및 y2(n))뿐만 아니라 0레벨테이타가 저장된다. 즉, 상기 메모리들(11및 12)은 제4(c)도 및 제4(d)도에서 나타낸 바와 같이 오더내에 0레벨데이타 및 유효한 서브신호들(y1(n) 및 y2(n))을 포함한 신호들을 각각 저장한다. 여기에 0레벨데이타는 제4(c)도에서 나타낸 N1+M-1후의 부분 및 제4(d)도에서 나타낸 N1+N2+M-1전의 부분에 해당하다. 따라서, 상기 신호들이 동일한 타이밍으로 동시에 이들 메모리들로부터 판독될 때, 상기 가산기(5)는 제4(f)도에서 나타낸 바와 같이 복합신호(y(n))를 출력할 수 있다.
이러한 경우에, 카운터(3)로부터 출력된 하부어드레스(ADDL)에 소정의 정수를 감산 또는 가산하는 회로가 삽입되면, 각각의 유효한 서브신호들(y1(n) 및 y2(n))(0레벨이 아님)은 동등한 개시어드레스(예를 들어, 어드레스 0부터)부터 저장될 수 있다.
0레벨데이타가 메모리들내에 또한 저장되는 변형에서, 0레벨데이타를 저장하는 어드레스가 필요하기 때문에, 메모리용량 절약효과의 정도는 0레벨데이타가 저장되지 않는 상기한 경우에 비해 작게 되지만, 메모리들로부터 판독제어가 상이한 경우보다 더욱 간단하게 된다. 그러나, 서브신호들내에 선택가능한 패턴들의 갯수가 3개 또는 이상일 경우에, 제1도에서 나타낸 바와 같이 종래기술에 비해 메모리용량의 절약을 실현시킬 수 있다.
상기한 경우들중 어느 것에서도, 카운터(3)는 선형필터처리된 복합신호(y(n))가 가산기(5)로부터 반복적으로 발생될 수 있도록 링카운터를 포함할 수 있다. 게다가, 서브신호들의 갯수가 3개 또는 이상일 경우에, 패턴선택회로들의 세트 갯수 및 메모리들 수요는 대응하여 증가되는 것은 당연하며, 또 가산회로는 메모리들로부터 판독된 서브신호들 모두를 가산하도록 만들 필요가 있다.
제7도 및 제8(a)도 내지 제8(g)도를 참조하여, 본 발명의 다른 실시예가 설명된다. 제7도에서, 제3도에서와 동일한 번호들은 제3도에서의 요소와 동일한 요소를 지시하고, 번호(3´)는 싸이클의 하부 어드레스신호들(ADDL1및 ADDL2)을 제공하도록 하는 링카운터를 지시하며, 번호(6)은 메모리들(11및 12)과 가산기(5) 사이에 개재된 마스크회로를 지시한다. 상기 마스크회로(6)는 게이트회로(611및 612)와 마스크 해제신호 발생회로(62)로 구성된다.
이제 제7도에서 나타낸 실시예의 동작이 설명된다. 발생될 서브신호들(y1(n) 및 y2(n))은 예를 들어, 어드레스0부터 어드레스 T1(ADD) 및 T2(ADD)로 패턴선택회로(21또는 22)로부터 상부 어드레스신호들(ADDU1및 ADDU2), 및 메모리(11)의 임의의 영역내의 T1(ADD)을 통한 어드레스(0) 및 메모리(12)의 임의의 영역내의 T2(ADD)을 통한 어드레스(0)에 의해 할당된 링카운터(3´)로부터 하부 어드레스신호들(ADDL1및 ADDL2)에 의해 할당된 지역에서 각각 저장된다.
패턴선택회로(21또는 22) 및 링카운터(3´)가 상부 어드레스신호들(ADDU1및 ADDU2) 및 하부 어드레스신호들(ADDL1및 ADDL2)를 출력하도록 액티브상태가 될 때, 하부 어드레스신호들이 주기적이기 때문에, 서브신호들(y1(n) 및 y2(n))은 메모리들(11및 12)로부터 사이클들(T1및 T2)에서 반복적으로 판독되고 제8(a)도에서 나타낸 것과 같은 주기적인 서브신호들(y1´(n) 및 y2´(n))을 마스크회로(6)의 게이트회로들(611및 612)로 제공된다.
마스크회로(6)의 마스크해제 발생회로(62)는 링카운터(3´)로부터 출력된 하부 어드레스신호들(ADDL1및 ADDL2)을 모니터하고 하기한 바와 같이 마스크해제신호들(m1및 m2)을 게이트회로들(611및 612)로 각각 출력한다. 제8(a)도 및 제8(b)도에서 나타낸 바와 같이 메모리들(11및 12)로부터의 주기적인 서브신호들(y1´(n) 및 y2´(n))를 판독하는 동안 메모리들(11및 12)의 상부 어드레스비트들에 의해 선택된 영역에서 어드레스들(0)이 일치하는 시점은 반복적으로 나타난다. 제로 일치 시점의 싸이클은 서브신호들(y1(n) 및 y2(n))의 싸이클(T1및 T2)의 최소공배수이다. 상기 마스크해제 발생회로(62)는 제로일치 시점을 검출하고, 제8(c)도에서 나타낸 바와 같이 검출된 제로일치 시점(0)으로부터 타임주기(T1)을 위해 개방되도록 게이트회로들(611)에 마스크해제신호(m1)를 제공하며, 제8(d)도에서 나타낸 바와 같이 시점(T2+t)으로부터 시점(2T2+t)로의 타임주기를 위해 개방되도록 게이트회로(612)에 마스크해제신호(m2)한다. 여기서, t=(M-1)/2이다. 따라서, 게이트회로들(611및 612)은 서브신호들(y1(n) 및 y2(n))이 제8(e)도 및 제8(f)도에서 나타낸 바와 같이 가산기(5)를 각각 통과하도록 하고 제8(g)도에서 나타낸 바와 같이 출력신호(y(n))를 출력하도록 가산기(5)에서 가산동작이 수행된다.
상기 실시예들에서, 한 개의 서브신호의 복수의 선택가능한 패턴들은 한 개의 메모리에서 저장되고 각 패턴은 패턴선택회로로부터 패턴선택신호에 의해 선택되거나 메모리의 상부 어드레스비트들을 배정함으로써 선택된다. 그러나, 이러한 구성을 대신하여, 한 개의 서브신호패턴이 한 개의 메모리내에 저장되고 그렇게 저장된 각 서브신호패턴이 메모리로부터 판독된 후에 가산기로 선택적 유도되도록 구성될 수 있다. 다시 말해서, 제9도에서 나타낸 바와 같이, 상이한 패턴들을 구비한 서브신호(y1(n))의 서브신호부재(y11(n), y12(n), y13(n)…)는 각 메모리들(111, 112, 113…)내에 저장되고 상이한 패턴들을 구비한 서브신호(y2(n))의 서브신호부재(y21(n), y22(n), y23(n)…)는 각 메모리들(121, 122, 123…)내에 저장된다. 이들 신호들은 가산기(5)로 유도되도록 하기 위해 패턴선택신호(PS1및 PS2)에 근거한 선택케이트들(71, 72)에 의해 판독되어 선택될 수 있다. 이 변형에서, 서브신호들(y1(n) 및 y2(n))중 한 개만이 패턴들을 위한 상이한 메모리들내에 저장될 수 있고 다른 서브신호는 패턴들로 나누어지지 않고 한 개의 메모리내에 저장될 수 있다.
제3도, 제7도 및 제9도를 참조하여 상기 실시예들에서의 설명은 다음과 같은 방법으로 요약된다 : (a)유효한 선형필터처리된 서브신호들만이 각 메모리들내에 저장되고, 대응 메모리들로부터 서브신호들의 판독타이밍이 제어되며, 상기 판독된 서브신호들이 가산기에 공급된다(제3도); (b) 제로레벨데이타는 서브신호들을 저장하지 않고 메모리들내의 일부 또는 저장될 수 있고 각 저장된 신호들은 가산기에 공급되도록 메모리로부터 동시에 판독된다(제3도); 및 (c) 서브신호들은 항상 대응 메모리들로부터 반복적으로 판독되고 이렇게 판독된 신호들은 메모리들의 포스트스테이지에 제공된 게이트수단(제7도에서 마스크회로(6), 및 제9도에서 선택게이트들(71, 72))에 의해 가산기로 선택적으로 보내진다.
그러나, 상기 방법들은 조합될 수 있다. 예를 들어, 방법(a)와 방법(c)는 메모리(11)로부터의 서브신호(y1(n))의 판독타이밍이 제어되고 판독된 서브신호가 가산기(5)로 직접 공급되는 한편, 서브신호(y2(n))가 메모리(12)로부터 반복적으로 판독되고 가산기(5)로의 신호공급타이밍은 메모리(12)의 포스트스테이지에 배치된 게이트수단에 의해 제어되도록 조합될 수 있다. 또한, 방법(a)와 방법(b), 방법(b)와 방법(c) 또는 방법(a)와 방법(c)는 조합될 수 있음이 분명하다. 어떠한 조합에서든, 서브신호들이 소정타이밍에서 가산기에 공급되도록 각 동작에 대해 구성되어 있음은 말할 필요도 없다.
제10도 및 제11도를 참조하여, 본 발명의 또 다른 변형이 아래에 설명된다. 이 변형에서, 선택스위치회로(8)와 선택스위치 및 가산제어회로(9)가 추가된다. 상기 선택스위치회로(8)는 가산기(5)로부터의 출력신호 및 가산기(5)의 입력단자들상의 어떠한 서브신호들(y1(n) 및 y2(n))을 대안적으로 선택하기 위해 가산기(5)의 포스트스테이지상에 제공되고, 또 상기 선택스위치 및 가산제어회로(9)는 제어신호(C2)를 가산기(5)에 출력하고 제어신호(C1 및 C3)를 선택스위치회로(8)에 출력하도록 가산기(3)로부터의 출력들을 검출하기 위해 제공된다. 상기 가산기(5) 및 선택스위치회로(8)의 동작들은 가산과정중에 필요한 타임주기동안만 상기 가산기(5)가 동작상태에 놓이도록 하기 위해 제어신호에 의해 제어되고, 다른 시간주기들에서 가산기가 동작하지 않도록 제어되며 신호들(y1(n) 및 y2(n))이 가산기(5)를 통하지 않고 선택스위치회로(8)를 통해 본 발명의 장치의 출력단자로 이송된다.
더 구체적으로 설명하면, 카운터(3)의 카운트수치는 회로(9)에서 모니터되고, 제11(d)도, 제11(e)도 및 제11(f)도에서 나타낸 바와 같이 제어신호들(C1, C2 및 C3)이 발생된다. 제어신호(C1)가 발생되는 동안, 선택스위치회로(8)는 서브신호(y1(n))을 직접 출력하도록 제어되고 가산기(5)는 비액티브상태가 되며, 제어신호(C2)가 발생되는 동안, 가산기(5)는 액티브 상태가 되고 가산신호들은 선택스위칭회로(8)를 거쳐 출력되며, 제어신호(C3)가 발생되는 동안, 선택스위치회로(8)는 다시 비액티브상태가 되고 선택스위치회로(8)는 서브신호(y2(n))를 직접출력하도록 제어된다. 따라서, 출력복합신호(y(n))는 제11(g)도에서 나타낸 바와 같이 제공된다.
제11(a)도 내지 제11(g)도에서 나타낸 파형이 인접한 서브신호들 사이에 간격이 있는 경우를 나타내지만, 제10도에서 나타낸 구성은 간격이 존재하지 않는 경우에도 적용가능한 것은 말할 필요도 없다. 제11도에서 나타낸 구성은 또한 제3도, 제7도 및 제9도에서 나타낸 실시예들에도 각각 적용가능하다.
상기한 바와 같이, 본 발명은 최초신호(x(n))를 포함한 복수의 최초 서브신호들(x1(n) 및 x2(n))이 선형필터에 의해 각각 처리되고, 상기 필터처리된 서브신호들(y1(n) 및 y2(n))은 각각 대응 메모리들내에 저장되며, 최초신호(x(n))를 선형필터처리함으로써 얻어진 복합신호(y(n))가 발생되고, 서브신호들(y1(n) 및 y2(n))은 메모리들로부터 판독되고 서브신호 변화타이밍에 중심을 두고 있는 소정타임주기동안 추가되도록 구성되어 있다. 따라서, 종래기술과 비교하여, 본 발명은 선형필터처리된 복합신호를 저장하기 위한 메모리용량을 절약할 수 있다. 특히, 본 발명에 따르면, 서브신호들의 패턴 및/또는 신호의 서브신호 갯수가 커질수록 메모리용량 절약효과의 정도가 또한 커진다.
앞서의 상세한 설명은 단지 설명과 예로서 제시된 것이고, 본 발명의 정신 및 범위는 첨부된 특허청구의 범위에 의해서만 제한된다는 것을 인지하여야 한다.

Claims (22)

  1. 복합신호의 최초신호가 복수의 연속배열된 최초 서브신호들로 나누어질 수 있으며, 인접한 최초 서브신호들 사이의 간격들이 소정시간 주기내에 있고, 상기 서브신호의 적어도 하나는 복수의 선택가능한 패턴을 포함하는 선형필터처리된 복합신호를 발생시키기 위한 필터처리된 복합신호발생장치에 있어서, (a) 복수의 선택가능한 패턴을 포함하는 상기 적어도 하나의 서브신호를 포함하여, 상기 최초 서브신호들을 각각 선형필터처리하여 얻어진 필터처리된 서브신호를 저장한 복수의 메모리수단; (b) 상기 장치의 출력단자로 합성데이타를 제공하기 위해, 상기 메모리수단으로부터 판독되는 상기 필터처리된 서브신호들의 데이터를 가산하는 가산수단; 및 (c) 상기 복수의 선택가능한 패턴중 하나를 선택하는 패턴 선택 수단을 포함하여, 상기 메모리수단내에 저장된 상기 필터처리된 서브신호들의 데이터를 상기 가산수단으로 제공하는 타이밍을 제어하는 제어수단을 구비하여, 제1필터처리된 서브신호가 발생되는 경우, 대응하는 제1메모리수단으로부터 연속적으로 판독된 상기 제1필터처리된 서브신호의 데이타가 상기 가산수단에 제공되어, 상기 가산수단을 통해 상기 출력단자로 상기 제1필터처리된 서브신호의 데이터를 제공하도록 하고, 제2필터처리된 서브신호가 상기 제1필터처리된 서브신호 대신에 발생되는 경우, 상기 제1필터처리된 서브신호로부터 상기 제2필터처리된 서브신호로 스위칭타이밍에 중심을 두고 있는 소정타임주기동안, 대응하는 제1 및 제2메모리수단들로부터 판독된 상기 제1 및 제2필터처리된 서브신호 모두가 상기 가산수단에서 가산되어, 상기 출력단자로 가산된 데이터를 제공하며, 그후, 상기 제2메모리수단으로부터 판독된 상기 제2필터처리된 서브신호의 데이터를 상기 가산수단에 제공되어, 상기 제2필터처리된 서브신호의 데이터를 상기 출력단자에 제공하는 것을 특징으로 하는 선형필터처리된 복합신호의 발생장치.
  2. 재1항에 있어서, 상기 제어수단은 소정의 서로 다른 타이밍에서 상기 메모리수단으로부터 각 필터처리된 서브신호들의 데이터를 판독하도록 상기 메모리수단에 각 어드레스를 발생시키는 어드레스 발생수단을 포함하는 것을 특징으로 하는 선형필터처리된 복합신호의 발생장치.
  3. 제1항에 있어서, 각각의 상기 메모리수단은 소정 어드레스에서 상기 필터처리된 서브신호의 데이터를 저장하고 하나의 필터처리된 복합신호 발생싸이클의 잔여 어드레스에서 제로레벨 데이터를 저장하며; 상기 제어수단은 상기 발생싸이클동안 상기 메모리수단으로부터 데이타를 동시에 판독하도록 상기 메모리수단으로 어드레스들을 발생시키기 위한 어드레스 발생수단을 구비하는 것을 특징으로 하는 선형필터처리된 복합신호의 발생장치.
  4. 제2항에 있어서, 상기 어드레스 발생수단은 어드레스들을 반복적으로 발생시킴으로써, 상기 필터처리된 서브신호들이 상기 메모리수단들로부터 반복적으로 판독되는 것을 특징으로 하는 선형필터처리된 복합신호의 발생장치.
  5. 제3항에 있어서, 상기 어드레스 발생수단은 어드레스들을 반복적으로 발생시킴으로써, 상기 필터처리된 서브신호들이 상기 메모리수단들로부터 반복적으로 판독되는 것을 특징으로 하는 선형필터처리된 복합신호의 발생장치.
  6. 제1항에 있어서, 상기 제어수단은, 동시에 상기 메모리수단들로부터 상기 각 필터처리된 서브신호들을 반복적으로 판독하도록 어드레스들을 발생시키는 어드레스 발생수단들과; 상기 메모리수단으로부터 판독된 상기 각 필터처리된 서브신호들의 상기 가산수단으로의 패싱/인터럽팅을 제어하기 위한 수단을 포함하는 것을 특징으로 하는 선형필터처리된 복합신호의 발생장치.
  7. 제1항에 있어서, 상기 메모리수단들중 적어도 하나는, 상기 필터처리된 서브신호의 데이터를 소정어드레스에 저장하고 또한 하나의 필터처리된 복합신호 발생싸이클의 잔여 어드레스들에 제로레벨 데이터를 저장하고; 상기 제어수단은, 상기 발생싸이클동안 제로레벨 데이터 및 필터처리된 서브신호를 판독하기 위해 제로레벨 데이터를 또한 저장한 메모리수단에 상기 발생싸이클을 구비한 어드레스를 발생시키고, 제로레벨 데이터가 아닌 데이터를 저장한 메모리수단으로부터 상기 필터처리된 서브신호들을 판독하기 위해 소정의 타이밍에서 어드레스를 발생시키기 위한 어드레스 발생수단을 포함하는 것을 특징으로 하는 선형필터처리된 복합신호의 발생장치.
  8. 제1항에 있어서, 상기 메모리수단들중 적어도 하나는 소정 어드레스들에서 상기 필터처리된 서브신호의 데이터를 저장하고 하나의 필터처리된 복합신호 발생싸이클의 잔여 어드레스들에서 제로레벨 데이터를 저장하며; 상기 제어수단은 (1) 제로레벨 데이터도 저장하고 있는 메모리수단으로부터 발생싸이클동안 제로레벨 데이터 및 필터처리된 서브신호데이타를 판독하기위해 상기 발생싸이클을 구비한 어드레스들을 발생시키고 제로레벨 데이터가 아닌 데이터를 저장한 메모리수단으로부터 상기 필터처리된 서브신호들을 반복적으로 판독하기 위해 어드레스들을 반복적으로 발생시키는 어드레스 발생수단과, (2) 적어도 제로레벨더이타가 아니 데이터를 저장하는 메모리수단으로부터 판독된 데이터의 패싱/인터럽팅을 제어하기 위한 수단을 포함하는 것을 특징으로 하는 선형필터처리된 복합신호의 발생장치.
  9. 제1항에 있어서, 상기 제어수단은, 필터처리된 복합신호 발생싸이클동안 상기 메모리수단중 적어도 하나로부터 상기 서브신호의 데이터를 반복적으로 판독하도록 하고 다른 메모리수단으로부터 소정타이밍에서 상기 필터처리된 서브신호들의 데이터를 판독하도록 하는 어드레스들을 발생시키기 위한 어드레스발생수단; 및 상기 반복적으로 어드레스된 메모리수단으로부터 판독된 데이터의 패싱/인터럽팅을 제어하기 위한 수단을 포함하는 것을 특징으로 하는 선형필터처리된 복합신호의 발생장치.
  10. 제1항에 있어서, 상기 서브신호들의 갯수는 세 개 또는 그이 상이고; 상기 메모리수단들중 적어도 하나는 소정어드레스들에서 상기 필터처리된 서브신호의 데이터를 저장하고 하나의 필터처리된 복합신호 발생싸이클의 잔여 어드레스들에서 제로레벨데이타를 저장하며; 상기 제어수단은 (1) 발생싸이클동안 제로레벨데이타 및 필터처리된 서브신호데이타를 출력하도록 제로레벨데이타를 또한 저장한 메모리수단으로 상기 발생싸이클을 구비한 어드레스들을 발생시키고, 상기 필터처리된 서브신호들의 데이터를 판독하도록 다른 메모리수단으로 소정타이밍에서 어드레스를 발생시키기 위한 어드레스 발생수단과, (2) 제로레벨데이타가 아니 데이터를 저장한 메모리수단으로부터 반복적으로 판독된 서브신호의 데이터의 패싱/인터럽팅을 제어하기 위한 수단을 포함하는 것을 특징으로 하는 선형필터처리된 복합신호의 발생장치.
  11. 제1항에 있어서, 상기 장치의 상기 출력단자로 상기 가산수단의 출력노드 및 입력노드들중 하나를 선택적으로 연결하기 위한 출력선택수단과, 서브신호 스위칭타이밍에 중심을 두고 있는 상기 소정 타임주기동안만 상기 가산수단이 액티브되게 하고 상기 출력선택수단이 상기 가산수단의 출력노드를 상기 장치의 출력단자에 연결되도록 하여, 다른 타임주기동안 발생되는 필터처리된 서브신호에 따라 상기 출력선택수단이 상기 가산수단의 상기 입력노드들중 하나를 상기 출력단자에 선택적으로 연결시키도록 상기 출력선택수단 및 상기 가산수단의 작동제어수단을 포함하는 것을 특징으로 하는 선형필터처리된 복합신호의 발생장치.
  12. 제1항에 있어서, 상기 인접한 최초 서브신호들 사이의 상기 간격들중 적어도 하나는 제로(null)인 것을 특징으로 하는 장치.
  13. 제1항 내지 제12항중 어느 한 항에 있어서, 상기 서브신호들중 적어도 하나는 복수의 선택가능한 패턴들을 포함하고, 상기 제어수단은 상기 패턴들중 하나를 선택하기 위한 패턴선택수단을 더 포함하는 것을 특징으로 하는 장치.
  14. 제13항에 있어서, 상기 패턴선택수단은 상기 패턴들을 구비한 서브신호들을 저장한 메모리수단의 어드레스의 상부비트들을 발생시기키 위한 상부어드레스 발생 수단을 포함하는 것을 특징으로 하는 장치.
  15. 제13항에 있어서, 상기 패턴들을 구비한 서브신호들을 저장한 메모리수단들은 상기 패턴들을 각각 저장한 복수의 메모리들로 구성되고, 상기 패턴선택수단은 상기 메모리들 및 상기 가산수단 사이에 배치되어 상기 메모리들의 출력들중 하나를 상기 가산수단의 입력노드에 연결시키는 선택게이트수단을 포함하는 것을 특징으로 하는 장치.
  16. 복합신호의 최초신호가 복수의 연속배열된 최초 서브신호들로 나누어질 수 있고, 인접한 최초 서브신호들 사이의 간격이 소정타임주기내에 있는 선형필터처리된 복합신호를 발생시키기 위한 필터처리된 복합신호 발생방법에 있어서, 상기 최초 서브신호들을 각각 선형필터처리함으로써 얻어지는 필터처리된 서브신호들의 데이터를 저장하는 복수의 메모리수단을 제공하는 단계(a)와; 제1메모리수단으로부터 제1필터처리된 서브신호의 데이터를 판독하고 출력단자로부터 출력되는 단계(b)와; 상기 제1필터처리된 서브신호로부터 상기 제2필터처리된 서브신호로의 스위칭타이밍에 중심을 두고 있는 소정타임주기동안 상기 제1 및 제2메모리수단으로부터 상기 제1 및 제2필터처리된 서브신호들의 데이터를 판독하고, 판독된 데이터를 가산하며, 상기 출력단자로부터 결과데이타를 출력하는 단계(c); 및 상기 제2메모리수단으로부터 상기 제2필터처리된 서브신호의 데이터를 판독하고 상기 출력단자로부터 출력하는 단계(d)를 포함하는 것을 특징으로 하는 필터처리된 복합신호의 발생방법.
  17. 복합신호의 최초신호가 복수의 연속배열된 최초 서브신호들로 나누어질 수 있고, 인접한 최초 서브신호들 사이의 간격이 소정타임주기내에 있는 선형필터처리된 복합신호를 발생시키기 위한 필터처리된 복합신호 발생방법에 있어서, 상기 최초 서브신호들을 선형필터링함으로써 얻어지는 필터처리된 서브신호들의 데이터를 소정의 어드레스에, 제로레벨데이타를 필터처리된 복합신호 발생싸이클의 잔여 어드레스에 각각 저장하는 복수의 메모리수단을 제공하는 단계(a)와; 상기 메모리수단으로부터 제로레벨데이타 및 상기 필터처리된 서브신호들의 데이터를 동시에 판독하고, 판독된 데이터를 가산하여 상기 출력단자로부터 결과데이터를 출력하는 단계(b)를 포함하는 것을 특징으로 하는 필터처리된 복합신호의 발생방법.
  18. 복합신호의 최초신호가 복수의 연속배열된 최초 서브신호들로 나누어질 수 있고, 인접한 최초 서브신호들 사이의 간격이 소정타임주기내에 있는 선형필터처리된 복합신호를 발생시키기 위한 필터처리된 복합신호 발생방법에 있어서, 상기 최초 서브신호들을 선형필터처리함으로써 얻어지는 필터처리된 서브신호들의 데이터를 저장하는 복수의 메모리수단을 각각 제공하는 단계(a)와; 모든 상기 메모리수단으로부터 필터처리된 서브신호들의 데이터를 각각 반복적으로 판독하는 단계(b)와; 상기 제1필터처리된 서브신호의 판독된 데이터를 이송하고, 출력단자로부터 출력하는 단계(c)와; 상기 제1서브신호로부터 상기 제2필터처리된 서브신호로 스위칭타이밍에 중심을 두고 있는 소정타임주기동안 상기 제1 및 제2메모리수단으로부터 상기 제1 및 제2필터처리된 서브신호들의 판독된 데이터를 이송하고, 데이터를 가산하며, 상기 출력단자로부터 합성데이타를 출력하는 단계(d); 및 상기 제2메모리수단으로부터 상기 제2필터처리된 서브신호의 판독된 데이터를 이송하고, 상기 출력단자로부터 출력하는 단계(e)를 포함하는 것을 특징으로 하는 선형필터처리된 복합신호의 발생방법.
  19. 제16항에 있어서, 상기 인접한 최초 서브신호들 사이의 상기 간격중 적어도 하나는 제로(null)인 것을 특징으로 하는 선형필터처리된 복합신호의 발생방법.
  20. 제16항 내지 제19항중 어느 한 항에 있어서, 상기 필터처리된 서브신호들중 적어도 하나는 복수의 선택가능한 패턴들을 포함하고, 상기 방법은 상기 신호패턴들중 하나를 선택하기 위한 패턴선택단계를 더 포함하는 것을 특징으로 하는 선형필터처리된 복합신호의 발생방법.
  21. 제20항에 있어서, 상기 패턴선택단계는 상기 메모리수단의 어드레스의 상부비트들을 어드레싱함으로써 실행되는 것을 특징으로 하는 선형필터처리된 복합신호의 발생방법.
  22. 제20항에 있어서, 상기 패턴들을 구비한 상기 필터처리된 서브신호를 저장하는 메모리수단은 상기 패턴들을 각각 저장한 복수의 메모리들을 구비하며, 패턴선택단계는 상기 메모리의 대안적 선택출력에 의해 실행되는 것을 특징으로 하는 선형필터처리된 복합신호의 발생방법.
KR1019940017840A 1993-07-23 1994-07-23 선형필터처리된 복합신호의 발생장치 및 발생방법 KR100291680B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-183075 1993-07-23
JP5183075A JPH0736776A (ja) 1993-07-23 1993-07-23 線形フィルタ処理した複合信号の発生装置及び発生方法

Publications (2)

Publication Number Publication Date
KR950004267A KR950004267A (ko) 1995-02-17
KR100291680B1 true KR100291680B1 (ko) 2001-06-01

Family

ID=16129323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940017840A KR100291680B1 (ko) 1993-07-23 1994-07-23 선형필터처리된 복합신호의 발생장치 및 발생방법

Country Status (3)

Country Link
US (1) US5555515A (ko)
JP (1) JPH0736776A (ko)
KR (1) KR100291680B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11232040A (ja) * 1998-02-17 1999-08-27 Sony Corp データ出力装置及び方法
US7471844B2 (en) * 2004-12-27 2008-12-30 Intel Corporation Method, apparatus and system for multi-feature programmable tap filter image processing
US11338816B2 (en) * 2019-02-02 2022-05-24 Ford Global Technologies, Llc Over-the-air flashing and reproduction of calibration data using data regression techniques

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2636163B1 (fr) * 1988-09-02 1991-07-05 Hamon Christian Procede et dispositif de synthese de la parole par addition-recouvrement de formes d'onde
CN1062963C (zh) * 1990-04-12 2001-03-07 多尔拜实验特许公司 用于产生高质量声音信号的解码器和编码器
US5175769A (en) * 1991-07-23 1992-12-29 Rolm Systems Method for time-scale modification of signals
US5337264A (en) * 1992-06-01 1994-08-09 Levien Raphael L Time reversal gaussian approximation filter

Also Published As

Publication number Publication date
JPH0736776A (ja) 1995-02-07
US5555515A (en) 1996-09-10
KR950004267A (ko) 1995-02-17

Similar Documents

Publication Publication Date Title
EP0003182B1 (en) Method of and apparatus for enabling different parts of an input television signal to be made available simultaneously,and television standards converter incorporating said apparatus
US5381354A (en) Digital filtering of blocks of data values with symmetric data extension at edges of the blocks
CA1248248A (en) Method of switching time slots in a tdm-signal and arrangement for performing the method
KR100291680B1 (ko) 선형필터처리된 복합신호의 발생장치 및 발생방법
EP0520425A2 (en) Semiconductor memory device
KR100299194B1 (ko) 신호전이강조장치
US5530439A (en) Deterministic method and an apparatus for minimal switch circuits
US6160807A (en) Timeslot interchange network
JPH0785233B2 (ja) 中間記憶システム
EP0335462A1 (en) Data processing system with cyclic data buffering, selecting means for selecting memory addresses, suitable for use in such a system
US6532483B1 (en) Filter for time division multiplex filtering of a plurality of data trains, and operating methods therefor
US5305439A (en) Method and apparatus for time-shared processing of different data word sequences
US4143326A (en) Signal delay system
KR0135203B1 (ko) 다중채널 공간 변환 스위치 및 그 방법
JP2553302B2 (ja) タイムスロット入替装置
JP3130343B2 (ja) データ位相変換方式
JPS5832647B2 (ja) トレンドキロクホウシキ
JPH08263365A (ja) データ記憶及び処理方式
JP2646306B2 (ja) 多チャンネル無相関雑音発生装置
JP2844971B2 (ja) ディジタル符号処理システム
JP3106731B2 (ja) 速度パルス生成回路
JPH06333381A (ja) ディジタル信号処理装置
JPH04190176A (ja) 試験パターン発生器
JPH0591142A (ja) パケツトスイツチ
Gnanasekaran et al. Hardware implementation of two-dimensional digital filters using ROM.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100126

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee