JP2560863B2 - 放送選択スイッチ - Google Patents
放送選択スイッチInfo
- Publication number
- JP2560863B2 JP2560863B2 JP1283964A JP28396489A JP2560863B2 JP 2560863 B2 JP2560863 B2 JP 2560863B2 JP 1283964 A JP1283964 A JP 1283964A JP 28396489 A JP28396489 A JP 28396489A JP 2560863 B2 JP2560863 B2 JP 2560863B2
- Authority
- JP
- Japan
- Prior art keywords
- nth
- input
- highway
- output
- inputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は、放送選択スイッチの様に、数十チャネル以
上の信号から所望の数チャネルの信号を選択するスイッ
チの構成に関する。
上の信号から所望の数チャネルの信号を選択するスイッ
チの構成に関する。
(従来の技術) 通信用の加入者線路に放送サービスを統合する場合、
加入者交換局において所望の放送チャネルを選択してお
き、加入者へは選択された信号のみを伝送する方法があ
る。このような場合、加入者交換局に放送選択スイッチ
が必要となる。この放送選択スイッチとしては、松本
他著「高速処理可能な時間スイッチLSIの低電力化の検
討」電子通信学会昭和60年度総合全国大会予稿集第2分
冊179ページに記載の構成が知られている。
加入者交換局において所望の放送チャネルを選択してお
き、加入者へは選択された信号のみを伝送する方法があ
る。このような場合、加入者交換局に放送選択スイッチ
が必要となる。この放送選択スイッチとしては、松本
他著「高速処理可能な時間スイッチLSIの低電力化の検
討」電子通信学会昭和60年度総合全国大会予稿集第2分
冊179ページに記載の構成が知られている。
第3図は従来技術による時分割放送スイッチの構成を
示すブロック図である。この放送選択スイッチは、それ
ぞれ入力ハイウェイが接続されたデマルチプレクサ301
〜304と、デマルチプレクサ301〜304の出力にそれぞれ
1ビットづつ接続されているレジスタファイル311〜314
と、制御メモリ331〜334と、入力がレジスタファイル31
1〜314の出力に、制御入力がそれぞれ制御メモリ331〜3
34に接続されているセレクタ321〜324と、制御メモリ35
1と、入力にセレクタ321〜324の出力が、制御入力に制
御メモリ351の出力が接続されたセレクタ341からなる。
示すブロック図である。この放送選択スイッチは、それ
ぞれ入力ハイウェイが接続されたデマルチプレクサ301
〜304と、デマルチプレクサ301〜304の出力にそれぞれ
1ビットづつ接続されているレジスタファイル311〜314
と、制御メモリ331〜334と、入力がレジスタファイル31
1〜314の出力に、制御入力がそれぞれ制御メモリ331〜3
34に接続されているセレクタ321〜324と、制御メモリ35
1と、入力にセレクタ321〜324の出力が、制御入力に制
御メモリ351の出力が接続されたセレクタ341からなる。
この放送選択スイッチは、16チャネルから任意の4チ
ャネルを選択して加入者へ送出する。デマルチプレクサ
301に入力するハイウェイ信号の第4タイムスロットに
は放送信号Aが、デマルチプレクサ302に入力するハイ
ウェイ信号の第1、2タイムスロットにはそれぞれ放送
信号B、Cが、デマルチプレクサ304に入力するハイウ
ェイ信号の第2タイムスロットには放送信号Dが、多重
化されているものとする。ここでは信号A、B、C、D
を選択し、一加入者へ伝送する場合を考える。第3図に
おいて、デマルチプレクサ301とレジスタファイル311と
セレクタ321はシーケンシャル書き込み、ランダム読み
出しの時間スイッチを構成しており、入力ハイウェイに
多重化された信号Aをアドレス4に書き込み、第1の制
御メモリ331により、第1タイムスロットに信号Aを出
力する。同様に、デマルチプレクサ302とレジスタファ
イル312とセレクタ322により、信号B、Cは時分割位相
変換されて出力の第2、3タイムスロットに出力され
る。信号Dもデマルチプレクサ304とレジスタファイル3
14とセレクタ324により、時分割位相変換されて出力の
第4タイムスロットに出力される。セレクタ321〜324か
ら出力された信号は、第2の制御メモリ351による制御
によりセレクタ341で第1タイムスロットへは信号A、
第2タイムスロットへは信号B、第3タイムスロットへ
は信号C、第4タイムスロットへは信号D、という様に
多重化される。
ャネルを選択して加入者へ送出する。デマルチプレクサ
301に入力するハイウェイ信号の第4タイムスロットに
は放送信号Aが、デマルチプレクサ302に入力するハイ
ウェイ信号の第1、2タイムスロットにはそれぞれ放送
信号B、Cが、デマルチプレクサ304に入力するハイウ
ェイ信号の第2タイムスロットには放送信号Dが、多重
化されているものとする。ここでは信号A、B、C、D
を選択し、一加入者へ伝送する場合を考える。第3図に
おいて、デマルチプレクサ301とレジスタファイル311と
セレクタ321はシーケンシャル書き込み、ランダム読み
出しの時間スイッチを構成しており、入力ハイウェイに
多重化された信号Aをアドレス4に書き込み、第1の制
御メモリ331により、第1タイムスロットに信号Aを出
力する。同様に、デマルチプレクサ302とレジスタファ
イル312とセレクタ322により、信号B、Cは時分割位相
変換されて出力の第2、3タイムスロットに出力され
る。信号Dもデマルチプレクサ304とレジスタファイル3
14とセレクタ324により、時分割位相変換されて出力の
第4タイムスロットに出力される。セレクタ321〜324か
ら出力された信号は、第2の制御メモリ351による制御
によりセレクタ341で第1タイムスロットへは信号A、
第2タイムスロットへは信号B、第3タイムスロットへ
は信号C、第4タイムスロットへは信号D、という様に
多重化される。
このように本スイッチによれば、16チャネルの信号か
ら任意の4チャンネルを選択し、加入者へ伝送すること
ができる。
ら任意の4チャンネルを選択し、加入者へ伝送すること
ができる。
(発明が解決しようとする課題) 以上に述べた従来技術による放送選択スイッチにおい
ては時分割位相変換をするために全ての信号を時間スイ
ッチに入力しており、放送チャネル数が多くなると、時
間スイッチが多数必要になるという欠点があった。ま
た、各ハイウェイのフレーム位相が配線による信号遅延
などでずれるような場合には各ハイウェイごとにフレー
ム位相合せ回路が必要であり、入力ハイウェイ数が多い
場合には回路規模が大きくなるという欠点があった。
ては時分割位相変換をするために全ての信号を時間スイ
ッチに入力しており、放送チャネル数が多くなると、時
間スイッチが多数必要になるという欠点があった。ま
た、各ハイウェイのフレーム位相が配線による信号遅延
などでずれるような場合には各ハイウェイごとにフレー
ム位相合せ回路が必要であり、入力ハイウェイ数が多い
場合には回路規模が大きくなるという欠点があった。
(課題を解決するための手段) 本発明によれば、 まず、時分割多重放送信号をそれぞれ伝送する第1乃
至第M(Mは正の整数)の入力ハイウェイ及び時分割多
重信号を伝送する1つの出力ハイウェイに接続され、前
記入力ハイウェイから選択したN個(Nは正の整数)の
前記時分割多重信号を前記出力ハイウェイへ出力する放
送選択スイッチにおいて、 第1乃至第Mの入力をそれぞれ有し、前記第1乃至第
Mの入力ハイウェイに該第1乃至第Mの入力をそれぞれ
接続された第乃至第Nのセレクタと、 第1乃至第Nの出力を持つ可変位相パルス発生回路
と、 それぞれデータ入力及びラッチ入力を有し、該データ
入力が前記第1乃至第Nのセレクタの出力にそれぞれ接
続され、該ラッチ入力が前記可変位相パルス発生回路の
前記第1乃至第Nの出力にそれぞれ接続されているN個
のレジスタファイルと、 第1乃至第Nの入力及び1つの出力を有し、該第1乃
至第Nの入力が前記N個のレジスタファイルの出力にそ
れぞれ接続され、該出力が前記出力ハイウェイに接続さ
れているマルチプレクサと からなり、 前記第1乃至第Nのセレクタにより、該各セレクタに
接続された前記第1乃至第Mの入力ハイウェイのうちか
ら1つの入力ハイウェイを選択し、前記第1乃至第Nの
レジスタファイルにより、前記出力ハイウェイに出力す
る前記時分割多重信号のタイムスロットをラッチし、前
記マルチプレクサにより、前記第1乃至第Nのレジスタ
ファイルの記憶内容を順次に読み出して、かつ時分割多
重して前記出力ハイウェイへ出力する ことを特徴とする放送選択スイッチが得られる。
至第M(Mは正の整数)の入力ハイウェイ及び時分割多
重信号を伝送する1つの出力ハイウェイに接続され、前
記入力ハイウェイから選択したN個(Nは正の整数)の
前記時分割多重信号を前記出力ハイウェイへ出力する放
送選択スイッチにおいて、 第1乃至第Mの入力をそれぞれ有し、前記第1乃至第
Mの入力ハイウェイに該第1乃至第Mの入力をそれぞれ
接続された第乃至第Nのセレクタと、 第1乃至第Nの出力を持つ可変位相パルス発生回路
と、 それぞれデータ入力及びラッチ入力を有し、該データ
入力が前記第1乃至第Nのセレクタの出力にそれぞれ接
続され、該ラッチ入力が前記可変位相パルス発生回路の
前記第1乃至第Nの出力にそれぞれ接続されているN個
のレジスタファイルと、 第1乃至第Nの入力及び1つの出力を有し、該第1乃
至第Nの入力が前記N個のレジスタファイルの出力にそ
れぞれ接続され、該出力が前記出力ハイウェイに接続さ
れているマルチプレクサと からなり、 前記第1乃至第Nのセレクタにより、該各セレクタに
接続された前記第1乃至第Mの入力ハイウェイのうちか
ら1つの入力ハイウェイを選択し、前記第1乃至第Nの
レジスタファイルにより、前記出力ハイウェイに出力す
る前記時分割多重信号のタイムスロットをラッチし、前
記マルチプレクサにより、前記第1乃至第Nのレジスタ
ファイルの記憶内容を順次に読み出して、かつ時分割多
重して前記出力ハイウェイへ出力する ことを特徴とする放送選択スイッチが得られる。
さらに、上記の放送選択スイッチにおいて、前記第1
乃至第Nのセレクタと前記第1乃至第Nのレジスタファ
イルの間に第1乃至第Nのフレーム位相合わせ回路をそ
れぞれ挿入し、前記第1乃至第Nのレジスタファイルに
入力する信号のフレーム位相を外部から指示される単一
の位相に一致させることを特徴とする請求項1に記載の
放送選択スイッチが得られる。
乃至第Nのセレクタと前記第1乃至第Nのレジスタファ
イルの間に第1乃至第Nのフレーム位相合わせ回路をそ
れぞれ挿入し、前記第1乃至第Nのレジスタファイルに
入力する信号のフレーム位相を外部から指示される単一
の位相に一致させることを特徴とする請求項1に記載の
放送選択スイッチが得られる。
(作用) 入力ハイウェイの本数が多い場合には必要なハイウェ
イをまずセレクタにより選択し、その後必要な信号のみ
を時分割位相変換することにより、時間スイッチの規模
を小さくすることができる。また、必要なハイウェイ信
号を選択した後、フレーム位相合せを行なうことにより
必要な信号のみフレーム位相合せを行なうことができる
から、フレーム位相合せ回路の回路規模を小さくするこ
とができる。
イをまずセレクタにより選択し、その後必要な信号のみ
を時分割位相変換することにより、時間スイッチの規模
を小さくすることができる。また、必要なハイウェイ信
号を選択した後、フレーム位相合せを行なうことにより
必要な信号のみフレーム位相合せを行なうことができる
から、フレーム位相合せ回路の回路規模を小さくするこ
とができる。
(実施例) 以下に図を参照して本発明の放送選択スイッチの動作
を説明する。
を説明する。
第1図は本発明の実施例を示すブロック図である。第
1図によれば、本発明の実施例は、制御メモリ111〜114
と、4本の入力ハイウェイがそれぞれ入力に接続され、
制御メモリ111〜114の出力がそれぞれ制御入力に接続さ
れているセレクタ101〜104と、可変位相パルス発生回路
121とセレクタ101〜104の出力が第1〜4のデータ入力
に、可変位相パルス発生回路121の第1〜4の出力が第
1〜4のラッチ入力に接続されたレジスタファイル131
と、レジスタファイル131の第1〜4の出力が第1〜4
の入力に接続されたマルチプレクサ141からなる。
1図によれば、本発明の実施例は、制御メモリ111〜114
と、4本の入力ハイウェイがそれぞれ入力に接続され、
制御メモリ111〜114の出力がそれぞれ制御入力に接続さ
れているセレクタ101〜104と、可変位相パルス発生回路
121とセレクタ101〜104の出力が第1〜4のデータ入力
に、可変位相パルス発生回路121の第1〜4の出力が第
1〜4のラッチ入力に接続されたレジスタファイル131
と、レジスタファイル131の第1〜4の出力が第1〜4
の入力に接続されたマルチプレクサ141からなる。
第1図において入力ハイウェイ信号1の第4タイムス
ロットには放送信号Aが、入力ハイウェイ信号2の第
1、2タイムスロットにはそれぞれ放送信号B、Cが、
入力ハイウェイ信号4の第2タイムスロットには放送信
号Dが、多重化されているものとする。ここでは信号
A、B、C、Dを選択し、一加入者へ伝送する場合を考
える。
ロットには放送信号Aが、入力ハイウェイ信号2の第
1、2タイムスロットにはそれぞれ放送信号B、Cが、
入力ハイウェイ信号4の第2タイムスロットには放送信
号Dが、多重化されているものとする。ここでは信号
A、B、C、Dを選択し、一加入者へ伝送する場合を考
える。
セレクタ101では出力の第1タイムスロットに出力す
る信号の選択を行なう。第1タイムスロットには信号A
を出力する必要があるから、セレクタ101は信号Aの多
重化されている入力ハイウェイ1を選択する。第1タイ
ムスロットに出力する信号Aは入力の第4タイムスロッ
トに多重化されているので、可変位相パルス発生回路12
1は第4タイムスロットにおいて第1の出力にパルスを
出力する。すると、レジスタファイル131のアドレス1
には信号Aが記憶される。
る信号の選択を行なう。第1タイムスロットには信号A
を出力する必要があるから、セレクタ101は信号Aの多
重化されている入力ハイウェイ1を選択する。第1タイ
ムスロットに出力する信号Aは入力の第4タイムスロッ
トに多重化されているので、可変位相パルス発生回路12
1は第4タイムスロットにおいて第1の出力にパルスを
出力する。すると、レジスタファイル131のアドレス1
には信号Aが記憶される。
セレクタ102ではタイムスロット2に出力する信号B
が多重化されている入力ハイウェイ2を選択する。セレ
クタ102の出力に多重化されている信号Bは信号Aと同
様にレジスタファイル131のアドレス2に記憶される。
更に同様に、信号C、Dがレジスタファイル131のアド
レス3、4に記憶される。
が多重化されている入力ハイウェイ2を選択する。セレ
クタ102の出力に多重化されている信号Bは信号Aと同
様にレジスタファイル131のアドレス2に記憶される。
更に同様に、信号C、Dがレジスタファイル131のアド
レス3、4に記憶される。
レジスタファイル131に記憶された信号A、B、C、
Dはマルチプレクサ141により、アドレス1から順次に
読みだされ、加入者に出力される。
Dはマルチプレクサ141により、アドレス1から順次に
読みだされ、加入者に出力される。
以上に説明した本発明の構成では、加入者に伝送する
信号だけをレジスタファイル131に記憶して時分割位相
変換を行なうから、レジスタファイル131の容量が小さ
くて済むという利点がある。また、セレクタ101〜104は
タイムスロットごとに切り替える必要はなく、放送を選
択するときだけに変更すれば良いので、回路設計が容易
になるという利点がある。
信号だけをレジスタファイル131に記憶して時分割位相
変換を行なうから、レジスタファイル131の容量が小さ
くて済むという利点がある。また、セレクタ101〜104は
タイムスロットごとに切り替える必要はなく、放送を選
択するときだけに変更すれば良いので、回路設計が容易
になるという利点がある。
第2図に本発明の第2の実施例のブロック図を示す。
第2図によれば、本発明の実施例は、制御メモリ211〜2
14と、4本の入力ハイウェイがそれぞれ入力に接続され
制御メモリ211〜214の出力がそれぞれ制御入力に接続さ
れたセレクタ201〜204と、セレクタ201〜204の出力がそ
れぞれ入力に接続され、フレームパルスが基準入力に入
力されたフレーム位相合せ回路251〜254と、可変位相パ
ルス発生回路221とフレーム位相合せ回路251〜254の出
力が第1〜4のデータ入力に、可変位相パルス発生回路
221の第1〜4の出力が第1〜4のラッチ入力に接続さ
れたレジスタファイル231と、レジスタファイル231の第
1〜4の出力が第1〜4の入力に接続されたマルチプレ
クサ241からなる。
第2図によれば、本発明の実施例は、制御メモリ211〜2
14と、4本の入力ハイウェイがそれぞれ入力に接続され
制御メモリ211〜214の出力がそれぞれ制御入力に接続さ
れたセレクタ201〜204と、セレクタ201〜204の出力がそ
れぞれ入力に接続され、フレームパルスが基準入力に入
力されたフレーム位相合せ回路251〜254と、可変位相パ
ルス発生回路221とフレーム位相合せ回路251〜254の出
力が第1〜4のデータ入力に、可変位相パルス発生回路
221の第1〜4の出力が第1〜4のラッチ入力に接続さ
れたレジスタファイル231と、レジスタファイル231の第
1〜4の出力が第1〜4の入力に接続されたマルチプレ
クサ241からなる。
第1図において入力ハイウェイ1上に多重化された信
号と入力ハイウェイ2上の信号のフレーム位相が異なっ
ていると、レジスタファイル131に正しい信号が書き込
まれないから、正しい選択をすることができない。ハイ
ウェイ入力信号のフレーム位相を合せるために、セレク
タで信号を選択する前にフレーム位相合せ回路を入れて
フレーム位相を合せることもできるが、入力ハイウェイ
の数が多くなるとフレーム位相合せ回路の規模が大きく
なる。このような場合には第2図に示すように、セレク
タ201〜204の出力とレジスタファイル231の間にフレー
ム位相合せ回路251〜254を設け、これにより、セレクタ
201〜204から出力されるハイウェイ信号のフレーム位相
を全てフレームパルスの位置に合せ、フレーム位相合せ
回路の規模を最小限にして正しい信号を加入者へ伝送す
ることができる。
号と入力ハイウェイ2上の信号のフレーム位相が異なっ
ていると、レジスタファイル131に正しい信号が書き込
まれないから、正しい選択をすることができない。ハイ
ウェイ入力信号のフレーム位相を合せるために、セレク
タで信号を選択する前にフレーム位相合せ回路を入れて
フレーム位相を合せることもできるが、入力ハイウェイ
の数が多くなるとフレーム位相合せ回路の規模が大きく
なる。このような場合には第2図に示すように、セレク
タ201〜204の出力とレジスタファイル231の間にフレー
ム位相合せ回路251〜254を設け、これにより、セレクタ
201〜204から出力されるハイウェイ信号のフレーム位相
を全てフレームパルスの位置に合せ、フレーム位相合せ
回路の規模を最小限にして正しい信号を加入者へ伝送す
ることができる。
またハイウェイ信号間のフレーム位相の差を吸収する
回路を挿入しても信号選択動作は第1の実施例とまった
く同様に行われる。
回路を挿入しても信号選択動作は第1の実施例とまった
く同様に行われる。
(発明の効果) 以上に述べたように本発明によれば、多数の信号から
所望の少数の信号を選択するような放送選択スイッチを
非常に小さなハードウェアで実現することができる。
所望の少数の信号を選択するような放送選択スイッチを
非常に小さなハードウェアで実現することができる。
第1図は本発明の第1の実施例の構成を示すブロック
図、第2図は本発明の第2の実施例の構成を示すブロッ
ク図、第3図は従来技術による放送選択スイッチの構成
を示すブロック図である。 図において、101〜104、201〜204、321〜324、341はセ
レクタを、111〜114、211〜214、331〜334、351は制御
メモリを、131、231、311〜314はレジスタファイルを12
1、221は可変位相パルス発生回路を、251〜254はフレー
ム位相合せ回路を、141、241はマルチプレクサを、301
〜304はデマルチプレクサをそれぞれ示す。
図、第2図は本発明の第2の実施例の構成を示すブロッ
ク図、第3図は従来技術による放送選択スイッチの構成
を示すブロック図である。 図において、101〜104、201〜204、321〜324、341はセ
レクタを、111〜114、211〜214、331〜334、351は制御
メモリを、131、231、311〜314はレジスタファイルを12
1、221は可変位相パルス発生回路を、251〜254はフレー
ム位相合せ回路を、141、241はマルチプレクサを、301
〜304はデマルチプレクサをそれぞれ示す。
Claims (2)
- 【請求項1】時分割多重放送信号をそれぞれ伝送する第
1乃至第M(Mは正の整数)の入力ハイウェイ及び時分
割多重信号を伝送する1つの出力ハイウェイに接続さ
れ、前記入力ハイウェイから選択したN個(Nは正の整
数)の前記時分割多重信号を前記出力ハイウェイへ出力
する放送選択スイッチにおいて、 第1乃至第Mの入力をそれぞれ有し、前記第1乃至第M
の入力ハイウェイに該第1乃至第Mの入力をそれぞれ接
続された第1乃至第Nのセレクタと、 第1乃至第Nの出力を持つ可変位相パルス発生回路と、 それぞれのデータ入力及びラッチ入力を有し、該データ
入力が前記第1乃至第Nのセレクタの出力にそれぞれ接
続され、該ラッチ入力が前記可変位相パルス発生回路の
前記第1乃至第Nの出力にそれぞれ接続されているN個
のレジスタファイルと、 第1乃至第Nの入力及び1つの出力を有し、該第1乃至
第Nの入力が前記N個のレジスタファイルの出力にそれ
ぞれ接続され、該出力が前記出力ハイウェイに接続され
ているマルチプレクサと からなり、 前記第1乃至第Nのセレクタにより、該各セレクタに接
続された前記第1乃至第Mの入力ハイウェイのうちから
1つの入力ハイウェイを選択し、前記第1乃至第Nのレ
ジスタファイルにより、前記出力ハイウェイに出力する
前記時分割多重信号のタイムスロットをラッチし、前記
マルチプレクサにより、前記第1乃至第Nのレジスタフ
ァイルの記憶内容を順次に読み出して、かつ時分割多重
して前記出力ハイウェイへ出力する ことを特徴とする放送選択スイッチ。 - 【請求項2】前記第1乃至第Nのセレクタと前記第1乃
至第Nのレジスタファイルの間に第1乃至第Nのフレー
ム位相合わせ回路をそれぞれ挿入し、前記第1乃至第N
のレジスタファイルに入力する信号のフレーム位相を外
部から指示される単一の位相に一致させることを特徴と
する請求項1に記載の放送選択スイッチ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1283964A JP2560863B2 (ja) | 1989-10-31 | 1989-10-31 | 放送選択スイッチ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1283964A JP2560863B2 (ja) | 1989-10-31 | 1989-10-31 | 放送選択スイッチ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03145396A JPH03145396A (ja) | 1991-06-20 |
JP2560863B2 true JP2560863B2 (ja) | 1996-12-04 |
Family
ID=17672508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1283964A Expired - Fee Related JP2560863B2 (ja) | 1989-10-31 | 1989-10-31 | 放送選択スイッチ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2560863B2 (ja) |
-
1989
- 1989-10-31 JP JP1283964A patent/JP2560863B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH03145396A (ja) | 1991-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
IE52018B1 (en) | Improved telecommunications switching network using digital switching modules | |
JPH0738166B2 (ja) | 多相メモリ配列の読出回路 | |
CA2445001C (en) | Architectures for a single-stage grooming switch | |
US4841522A (en) | Time division channel switching circuit | |
US5351238A (en) | Method of controlling a frame phase of a time-division switch and frame phase variable time-division switch | |
JP2560863B2 (ja) | 放送選択スイッチ | |
EP0504710B1 (en) | Cross-point type switch using common memories | |
US7315540B2 (en) | Random access memory based space time switch architecture | |
JPH0646469A (ja) | 再構成可能なスイッチメモリー | |
US5822316A (en) | ATM switch address generating circuit | |
US4406005A (en) | Dual rail time control unit for a T-S-T-digital switching system | |
JP2623519B2 (ja) | 時間スイツチ回路 | |
EP1565032B1 (en) | Low redundancy data RAM architecture for monolithic time-space switches | |
JPH01176197A (ja) | 時分割多元交換方式 | |
JP2531483B2 (ja) | 時分割多重化スイッチ回路 | |
US6888825B1 (en) | Cross-connect with shared storage | |
KR0168921B1 (ko) | 동기식 전송시스템에서 시험액세스를 위한 24x3교차 스위치 회로 | |
US4392223A (en) | Dual rail time and control unit for a T-S-T-digital switching system | |
SU768002A1 (ru) | Устройство дл коммутации цифровых каналов | |
RU2249849C1 (ru) | Модуль для обмена сообщениями | |
RU2081459C1 (ru) | Запоминающее устройство магазинного типа | |
JPS6121036B2 (ja) | ||
US4852085A (en) | Expandable digital switching matrix with fault-tolerance and minimum delay time | |
JPH03253199A (ja) | タイムスロット変換回路 | |
JPH11252086A (ja) | セル分割形atmスイッチ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |