SU768002A1 - Устройство дл коммутации цифровых каналов - Google Patents
Устройство дл коммутации цифровых каналов Download PDFInfo
- Publication number
- SU768002A1 SU768002A1 SU782634978A SU2634978A SU768002A1 SU 768002 A1 SU768002 A1 SU 768002A1 SU 782634978 A SU782634978 A SU 782634978A SU 2634978 A SU2634978 A SU 2634978A SU 768002 A1 SU768002 A1 SU 768002A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- switching unit
- unit
- input
- memory
- Prior art date
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ КОММУТАЦИИ ЦИФРОВЫХ КАНАЛОВ
1
Изобретение относитс к области электросв зи , устройствам коммутации и может быть использовано дл коммутации цифровых каналов.
Известно устройство дл коммутации цифровых каналов, содержащее блок управлени , многотактный генератор, адресный распределитель, блок временной коммутации , блок пространственной коммутации, блок вход щих запоминающих устройств, блок исход щих запоминающих устройств, при этом выход многотактного генератора соединен с тактирующим входом адресного распределител , блока временной коммутации , блока пространственной коммутации, блока вход щих запоминающих устройств и блока исход щих запоминающих устройств, выходы блока временной коммутации соединены с соответствующими информационными входами блока пространственной коммутации , выход которого соединен с информационными входами блока исход щих запоминающих устройств, а выход блока управлени соединен с входом адресного распределител , первый выход которого подключен к управл ющему входу блока пространственНОЙ коммутации, а второй - к управл ющему входу блока временной коммутации 1.
Однако пропускна способность такого устройства невелика.
Цель изобретени - повышение пропускной способности устройства.
Цель достигаетс тем, что в устройство дл коммутации цифровых каналов, содержащее блок управлени , многотактный генератор , адресный распределитель, блок временной коммутации, блок пространственной коммутации, блок вход щих запоминающих устройств, блок исход щих запоминающих устройств, при этом выход многотактного генератора соединен с тактирующим входом адресного распределител , блока временной коммутации, блока пространственной коммутации, блока вход щих запоминающих устройств и блока исход щих запоминающих устройств, выходы блока временой коммутации соединены с соответстгующими входами блока пространственной коммутации , выход которого соединен с информационными входами блока исход щих запоминающих устройств, а выход блока управлени соединен со входом ад|)есного распределител , первый выход которого подключей к управл ющему входу блока пространственной коммутации, а второй - к управл ющему входу блока временной коммутации , введен дополнительный блок пространственной коммутации, информационные входы которого соединены с соответствующими выходами блока вход щих запоминающих устройств, а выход - со входами блока временной КОМйугаЦйй; причем третий выход адртесного распределител соединен с управл ющим входом блока вход - щих запоминающих устройств, четвертый выход адресного распределител соединен с управл ющим входом блока исход щих запоминающих устройств, а п тый выход адресного распределител соединен с управл ющим входом дополнительного блока пространственной коммутации, при этом ЖГГод МН15ГотактнОГО генергтора соединен также с тактирующим входом дополнительного блока пространственной коммутации. На фиг. 1 приведенастгруктурна электрическа схема описываемого устройства;, на фиг. 2 - схема блока вход щих запоминающих устройств; на фиг. 3 - схема блока временной коммутации; на фиг. 4 - схема блока исход щих запоминающих устройств; на фиг. 5 - Bpeitfemibie Диаграммы, по сн ющие работу устройства. Устройство дл коммутации цифровых каналов содержит блок 1 управлени , многотактный генератор 2, адресный распределитель 3, блок 4 вход щих запоминающих устройств, блок 5 временной коммутации , блок 6 пространственной коммутации, блок 7 исход щих запоминающих устройств, дополнительный блок 8 пространственной коммутации. Блок 4 вход щих запоминающих устройств содержит р пам тей 9 и мультиплексоры 10-14. Блок 5 временной коммутации содержит р пам тей 15 и мультиплексоры . Блок 7 исход щих запоминающих устройств содержит р пам тей 20 и мультиплексоры 21-24. Устройство дл коммутации цифровых каналов работает следующим образом.. Цифровые тракты поступают на входы блока 4 вход щих запоминающих устройств, где коммутаци каналов происходит с той же скоростью, с которой они приход т. С выхода блока 4 вХодйи1.йх; ;||;ШОТИаЮЦхих устройств инфо)Мацй дополнительного блока 8 прос1ранственной комйутации, с выхода которого- на вход блока 5 временной коммутации, а с его выхода - на Ьход блока 6 пространственной коммутации, с выхода которого поступает на вход блока 7 исход щих запоминающих устройств. Блок 7 исход щих запоминающих устройств коммутирует каналы и формирует выходные цифровые тракты. Управление всеми блокаЖ бс7Ще(;тВЛйёТс:Гч рНЗ-адресный распределитель 3 блоком 1 управлени . Рассмотрим работу блока 4 вход щих запоминающих устройств первого звена. Блок имеет р пам тей 9, которые разделены на пам ти нечетных циклов а и пам ти четных циклов в.. Емкость каждой пам ти равна п X гп, где п --число цифровых трактов, а гп - число каналов в тракте. Пам ти 9, а и в, управл ютс соответственно через мультиплексоры 10 и И сигналами с адресного распределител 3 и сигналами с многртактного генератора 2. Работают пам ти поочередно, если в пам ти 9 а запись, то в пам ти 9 в считывание, и наборот. Очередность работ двух пам тей определ етс сигналами f(i) и (i) (см. фиг. 5). Така структура построени блока 5 временной коммутации дает возможность коммутировать каналы с той же скоростью, с которой они поступают на вход. Во врем записи на адресные входы пам тей поступает развертка с многотактного генератора, а на вход разрещени записи - сигналы Ui(t),...,Uu(t) (см. фиг. 5). В каждую пам ть циклически записываетс информаци каналов определенной битности. Сигнал U|(t), поступающий с адресного распределител 3, разрещает за .пись каналов всех трактов 1-го бита, сигнал U2(t) - 2-го бита, сигнал Utt(t) - р-го бита. Таким образом, в первые пам ти 9, айв, записываетс канальна информаци 1-го бита, а в р-пам ти 9, а и в, записываетс информаци р-го бита. При считывании с адресного распределител .3 на адресные входы пам тей поступает команда через мультиплексоры 10, 11. Возбуждаютс р чеек (в каждой пам ти по одной чейке одного и того же канала). Мультиплексоры 13 и 14 выбирают нужные чейки. Выбор осуществл етс мультиплексором 12 под управлением сигналов, поступающих с многотактного генератора 2. На выход считываетс параллельно р-бит одного и того же канала. С выхода блока 4 вход щих запоминающих устройств информаци параллельно р-битами поступает на вход дополнительного блока 8 пространственной коммутаций;с выхода которого параллельно р-бит канальной информации поступают на вход блока 5 временной коммутации. Блок 5 временной коммутации (см. фиг. 3) содержит р пам тей 15, кажда пам ть разделена на , две, а и в, емкостью п X гп, где h - число трактов, m - число каналов в тракте. Пам ти 15, а и в, работают поочередно. Очередность работ определ етс сигналами (t) и j,(t) (см. фиг. 5). , На вход блока временной коммутации в определенный интервал времени параллельно поступает информаци р-бит канала. Запись в пам ть происходит под действием сигналов, поступающих с многотактного генератора 2 на адресные входы через мультиплексоры 16 и 17.
Считываютс параллельно р-бит одного канала под управлением команды, поступающей на адресные входы пам тей с блока адресных распределителей через мультиплексоры 16 и 17.
Считываема информаци через мультиплексоры 18 и 19 под действием сигналов с многотактного генератора 2 поступает на выход.
С выхода блока 5 временной коммутации параллельно р-бит канальной информации поступают на вход блока 6 пространственной коммутации. С выхода его параллельно р-бит канальной информации поступают на вход блока 7 исход щих запоминающих устройств .
Блок 7 исход щих запоминающих устройств (см. фиг. 4) имеет р пам тей 20, кажда пам ть разделена на две пам ти, айв, емкостью п X т, где п - число трактов , am - число каналов в тракте. Пам ти 20, а и 8, работают поочередно, как и пам ти 9, 15. Очередность работ определ етс сигналами Jf(t) и yi(t).
В момент записи на вход блока 7 исход щих запоминающих устройств параллельно поступает канальна информаци р-бит. На адресные входы пам тей 20, а и S, через мультиплексоры 21 к 22 поступают команды с блока адресных распределителей, р-бит каналов 1-го тракта записываютс в первую пам ть, р-бит каналов п-го тракта - в р-пам ть. Считывание происходит циклически, при этом на адресные входы пам тей через мультиплексоры 21 и 22 поступают сигналы с многотактного генератора . Возбуждаютс все чейки р-бит, и в течении временного интервала S i(t) последовательно считываютс все р бит одного канала, в интервале Bz(i) -р бит другого канала, а в интервале B,{t)-р бит т-го канала. Временные интервалы B(i), By{i).. ...,Bfi(i) поступают с многотактного генератора на адресные входы пам тей через мультиплексоры 21 и 22. Мультиплексоры 23 и 24 под управлением сигналов U ((t),...Un.(t) с многотактного генератора 2 формируют п-выходные цифровые тракты.
Claims (1)
- Формула изобретениУстройство дл коммутации цифровых каналов, содержащее блок управлени , многотактный генератор, адресный распределитель , блок временной коммутации, блок пространственной коммутации, блок вход щих запоминающих устройств, блок исход щих запоминающих устройств, при этом выход многотактного генератора соединен с тактирующим входом адресного.распределител , блока временной коммутации, блока прост0 ранственной коммутации, блока вход щих запоминающих устройств и блока исход щих запоминающих устройств, выходы блока временной коммутации соединены с соответствующими информационными входами блока пространственной коммутации, выход которого соединен с информационными входами блока исход щих запоминающих устройств , а выход блока управлени соединен с .входом адресного распределител , первый выход которого подключен к управл ющему0 входу блока пространственной коммутации, а второй - к управл ющему входу блока временной коммутации, отличающеес тем, что, с целью увеличени пропускной способности , в него введен дополнительный блокS пространственной коммутации, информационные входы которого соединены с соответствующими выходами блока вход щих запоминающих устройств, а выход - со входами блока временной коммутации, причем третий выход адресного распределите0 л соединен с управл ющим входом блока вход щих запоминающих устройств, четвертый выход адресного распределител соединен с управл ющим входом блока исход щих запоминающих устройств, а п тый выход адресного распределител соединен5 с управл ющим входом дополнительного блока пространственной коммутации, при этом выход многотактного генератора соединен также с тактирующим входом дополнительного блока пространственной коммута0 ции.Источники информации, прин тые во внимание при экспертизе 1. Патент США № 4009349, кл. 179/15 А, 1976.тт/ °t оро2J1S2S PS75ZS PS15ZS---P5IfdJ -Si(t)-Bzi)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU782634978A SU768002A1 (ru) | 1978-06-26 | 1978-06-26 | Устройство дл коммутации цифровых каналов |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU782634978A SU768002A1 (ru) | 1978-06-26 | 1978-06-26 | Устройство дл коммутации цифровых каналов |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU768002A1 true SU768002A1 (ru) | 1980-09-30 |
Family
ID=20772864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU782634978A SU768002A1 (ru) | 1978-06-26 | 1978-06-26 | Устройство дл коммутации цифровых каналов |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU768002A1 (ru) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2541289C2 (ru) * | 2009-11-05 | 2015-02-10 | Нестек С.А. | Дистанционная диагностика машин для приготовления напитков |
-
1978
- 1978-06-26 SU SU782634978A patent/SU768002A1/ru active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2541289C2 (ru) * | 2009-11-05 | 2015-02-10 | Нестек С.А. | Дистанционная диагностика машин для приготовления напитков |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1510148A (en) | Digital scan converters | |
| JPS6023557B2 (ja) | 時分割多重データワード転送装置 | |
| US3449711A (en) | Beam former | |
| US3937935A (en) | Fault detection process and system for a time-division switching network | |
| JPS6416045A (en) | Exchange network control method and circuit arrangement | |
| WO1986005349A1 (en) | Time sharing switching system | |
| SU768002A1 (ru) | Устройство дл коммутации цифровых каналов | |
| US4035832A (en) | Digital shift registers for video storage | |
| US5990974A (en) | Video signal processing apparatus | |
| US4101737A (en) | Control arrangement in a time-space-time (t-s-t) time division multiple (t.d.m.) telecommunication switching system | |
| SU1370798A1 (ru) | Устройство пространственно-временной коммутации | |
| SU631993A1 (ru) | Устройство дл сдвига информации | |
| US3310779A (en) | Multiplex digital to digital converter using delay line shift register | |
| SU1633525A1 (ru) | Устройство коммутации асинхронных цифровых сигналов | |
| SU531295A1 (ru) | Канальное устройство объединенного коммутатора каналов и сообщений | |
| SU772510A3 (ru) | Устройство дл передачи сигналов с временным уплотнением | |
| SU911615A1 (ru) | Запоминающее устройство | |
| JPS5923941A (ja) | デ−タ配列変換回路 | |
| SU1474727A1 (ru) | Устройство дл формировани изображени на экране телевизионного приемника | |
| JPS567589A (en) | Time sharing exchange system | |
| SU773960A1 (ru) | Устройство формировани телевизионного измерительного сигнала | |
| SU1681398A1 (ru) | Устройство временной коммутации | |
| SU902311A2 (ru) | Устройство автоматического поиска абонентов | |
| SU732855A1 (ru) | Однородна среда | |
| SU489267A1 (ru) | Многоканальное устройство приема сигналов от двухпозиционных датчиков |