JPH0736776A

JPH0736776A - 線形フィルタ処理した複合信号の発生装置及び発生方法

Info

Publication number: JPH0736776A
Application number: JP5183075A
Authority: JP
Inventors: Hiroyuki Tomita; 弘之富田; Koichi Saito; 孝一斉藤
Original assignee: READER DENSHI KK
Current assignee: READER DENSHI KK
Priority date: 1993-07-23
Filing date: 1993-07-23
Publication date: 1995-02-07
Also published as: KR100291680B1; KR950004267A; US5555515A

Abstract

(57)【要約】【目的】シリアル配列された複数グループの信号から
なる複合信号を、線形フィルタ処理してメモリに予め記
憶し、それを読み出すようにした複合信号発生装置にお
いて、記憶容量を節約する。【構成】信号はグループ毎に線形フィルタ処理されて
メモリ１₁、１₂に予め記憶される。グループ内の複数パ
ターンの１つを選択するために、パターン選択回路２₁
から上位アドレス信号ＡＤＤ_U1が発生され、カウンタ３
から下位アドレス信号ＡＤＤ_Lが順次発生されると、メ
モリ１₁からｙ₁（ｎ）が読み出され加算器５を介して出
力される。グループの切り替え時に選択回路２₂からも
信号ＡＤＤ_U ₂が発生されメモリ１₂からも信号ｙ₂（ｎ）
が出力され、加算器からｙ₁（ｎ）＋ｙ₂（ｎ）が出力さ
れる。所定時間後、回路２₁が非アクティブとなりｙ
₂（ｎ）のみが加算器から出力される。２つのメモリか
ら常に同時に信号を読み出して、それをゲート手段を介
して加算器に供給するようにしてもよい。線形処理であ
るので、グループ毎に処理し加算する事が可能であり、
記憶容量が節約できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、線形フィルタ処理した
複合信号（すなわち、複数のグループに分割でき、かつ
該グループ毎にシリアル配列された信号）の発生装置及
び方法に関し、複合信号を線形フィルタ処理してメモリ
に予め記憶しておき、信号発生時に該メモリから読み出
して出力するようにした、複合信号発生装置及び方法に
関する。

【０００２】

【従来の技術】一般に複合信号は、予め線形フィルタで
処理されてＲＯＭ等のメモリに記憶され、信号送信時に
該メモリから適宜読み出されて出力される。このような
従来の信号発生装置について、図１０を参照して説明す
る。図１０において、１はメモリ、２はパターン選択回
路、３はカウンタ、４はクロック発生回路である。そし
て従来例においては、複数のグループを含む１ブロック
の複合信号を、グループ分けせずに一体として線形フィ
ルタ処理し、それをメモリ１に記憶している。信号の各
グループは複数の種類即ちパターンで構成されており、
信号の発生時に、パターン選択回路２により信号のパタ
ーンに応じてメモリ１のアドレスの上位ビットをアドレ
ス指定し、さらにクロック発生回路４からのクロックを
カウントするカウンタ３の出力によって、メモリ１のア
ドレスの下位ビットを順次アドレス指定し、それによっ
て、フィルタ処理したデータをメモリ１から順次読み出
している。

【０００３】

【発明が解決しようとする課題】このような従来例にお
いて、１ブロックの信号が、例えば２つのグループで構
成され、各グループがＩ₁及びＩ₂パターンのものを含ん
でいるとすると、それぞれを組み合わせた信号を記憶す
る必要があるので、メモリ１はＩ₁×Ｉ₂のデータサンプ
ルを記憶する容量が必要となる。これについて詳細に説
明すると、図１１（ａ）に示すように、ｎ＝０〜Ｎ₁−
１においてｘ₁（ｎ）となり、ｎ＝Ｎ₁〜Ｎ₁＋Ｎ₂−１に
おいてｘ₂（ｎ）となるような入力信号ｘ（ｎ）＝ｘ
₁（ｎ）＋ｘ₂（ｎ）を、線形フィルタで処理するものと
する。このときの出力信号ｙ（ｎ）は、図１１（ｂ）の
ようになる。なお説明を簡単にするために、線形フィル
タをＭタップの直線位相有限長インパルス応答（ＦＩ
Ｒ）デジタルフィルタと仮定し、群遅延をｔとした。こ
のフィルタ処理した出力信号ｙ（ｎ）をメモリに記憶す
る場合、サンプル数Ｓ₁は、

【数１】Ｓ₁＝（Ｎ₁＋Ｎ₂）＋（Ｍ−１）（１）となり、したがってこのサンプル数Ｓ₁のデータが記憶
できるメモリ容量が必要となる。ここで（Ｍ−１）は、
図１１（ｂ）に示すように、フィルタ処理したことによ
り新たに発生したデータである。

【０００４】そして、入力信号中のｘ₁（ｎ）、ｘ
₂（ｎ）がそれぞれＩ₁、Ｉ₂パターン存在する場合、こ
れらを組み合わせた場合の数は、Ｉ₁×Ｉ₂となり、した
がってフィルタ処理した出力信号ｙ（ｎ）をすべてメモ
リに記憶するためには、

【数２】Ｓ₁＝Ｉ₁Ｉ₂｛（Ｎ₁＋Ｎ₂）−（Ｍ−１）｝（２）のサンプル数のデータを記憶する必要があり、Ｉ₁×Ｉ₂
倍のメモリ容量が必要となる。そして、Ｉ₁、Ｉ₂の値が
大きくなるほど、サンプル数はこれらの積に比例するの
で、必要なメモリ容量は極めて大きくなり、したがって
従来例においては、極めて大きな記憶容量のメモリを必
要としていた。本発明はこのような従来例の問題点を解
決して、記憶容量がそれほど大きくないメモリでも使用
可能な、線形フィルタ処理した複合信号の発生装置及び
方法を提供することを目的としている。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、本発明においては、信号のグループ毎に線形フィル
タ処理してあらかじめ別々のメモリ手段に記憶してお
き、信号発生時にメモリ手段から信号を読み出すと共
に、信号発生が第１のグループから第２のグループに切
り替わる時に所定の期間、第１及び第２のグループの信
号を加算して出力することを特徴としている。そして本
発明の一実施例によれば、それぞれのメモリからの読み
出しタイミングを制御することによって、第１のグルー
プの信号を発生するときには、該グループに対応する第
１のメモリ手段から信号を読み出し、信号の発生が第１
のグループから第２のグループに切り替えられる時に
は、第１及び第２のグループに対応する第１及び第２の
メモリ手段の双方から信号を所定期間読み出し、かつこ
れら２つの信号を加算し、その後第２のメモリ手段から
の信号を読み出して、出力できるようにしている。本発
明の別の実施例においては、それぞれのメモリ手段の所
定のアドレスにゼロ信号も記憶しておくことにより、信
号の発生期間中、複数のメモリ手段から常に同時に信号
を読み出し、かつ加算して出力できるようにしている。

【０００６】また本発明のさらに別の実施例において
は、信号の発生期間中、複数のメモリ手段から常に同時
に信号を読み出し、第１のグループの信号を発生すると
きには、該グループに対応する第１のメモリ手段からの
信号を選択して出力し、信号の発生が第１のグループか
ら第２のグループに切り替えられる切り替え時には、第
１及び第２のグループに対応する第１及び第２のメモリ
手段の双方からの信号を所定の期間選択しかつ加算して
出力し、その後第２のメモリ手段からの信号を選択して
出力するように、メモリ手段の後段で制御できるように
している。本発明の他の実施例においては、複数のグル
ープ内の少なくとも１つが複数のパターンを含んでいる
場合に、メモリ手段の上位アドレスを指定することによ
ってパターンを選択できるようにしている。また複数の
パターンに対応してメモリ手段を複数のメモリで構成す
ることもでき、この場合、該複数のメモリから読み出さ
れた信号を、メモリの後段で択一的に選択できるように
している。本発明のさらに他の実施例においては、加算
動作が信号の切り替え時の所定期間のみ実行されるよう
制御できるようにしている。

【０００７】

【実施例】図１は本発明の一実施例の複合信号発生装置
の構成を示しており、図において、１₁及び１₂はそれぞ
れ線形フィルタ処理された信号を記憶するメモリ、２₁
及び２₂はそれぞれ信号の種類に応じてメモリ１₁及び１
₂の上位アドレスビットを選択するためのパターン選択
回路であり、上位アドレス発生手段を構成する。３はメ
モリ１₁及び１₂の下位アドレスビットを順次発生するた
めのカウンタ、４はカウンタ３にクロックを供給するク
ロック発生回路であり、カウンタ３と共に下位アドレス
発生手段を構成する。５は加算器である。

【０００８】上記した本発明の実施例の動作を説明する
前に、本発明の原理について図２〜図４を参照して説明
する。なお、以下の説明から明らかとなるように、フィ
ルタ処理によって線形性が保たれれば本発明は成立する
ので、アナログフィルタ、ＩＩＲフィルタ、ＦＩＲフィ
ルタ等の任意の線形フィルタによる処理が、本発明に適
用可能である。線形フィルタの入力信号ｘ（ｎ）が、２
つの信号ｘ₁（ｎ）、ｘ₂（ｎ）の和で表されるものとす
る。すなわち

【数３】ｘ（ｎ）＝ｘ₁（ｎ）＋ｘ₂（ｎ）（３）これら２つの信号ｘ₁（ｎ）とｘ₂（ｎ）とは特定の期間
にのみ存在するので、図２の（ａ）、（ｂ）のように分
けることができる。これらの信号をＭタップの線形フィ
ルタで別々に処理すると、図２（ｃ）、（ｄ）に示すよ
うに、出力信号ｙ₁（ｎ）、ｙ₂（ｎ）が得られる。

【０００９】一般に、Ｍタップのフィルタの係数を、ｈ
（０）〜ｈ（Ｍ−１）とすると、フィルタ処理後の出力
信号ｙ（ｎ）は、

【数４】で表され、式（４）から明らかなように定係数線形差分
方程式となる。このようにフィルタ処理をしても線形性
が保たれるという性質があるので、入力信号ｘ（ｎ）が
２つの信号ｘ₁（ｎ）、ｘ₂（ｎ）の加算で表されるとす
れば、出力信号ｙ（ｎ）も、信号ｘ₁（ｎ）、ｘ₂（ｎ）
をそれぞれフィルタ処理して得られた信号ｙ₁（ｎ）、
ｙ₂（ｎ）の加算で表されることになる。すなわち

【数５】ｙ（ｎ）＝ｙ₁（ｎ）＋ｙ₂（ｎ）（５）

【００１０】またこの加算において、ｙ₁（ｎ）、ｙ
₂（ｎ）が０（ゼロ）である期間が存在し、この場合に
は加算せずに０でない信号のみを出力すればよいから、
図２（ｅ）に示すように信号ｘ₁（ｎ）とｘ₂（ｎ）の切
り替わり時に所定の期間のみ加算すれば、図２（ｆ）で
示したように、従来例と同一の出力信号ｙ（ｎ）が得ら
れる。これを式で表すと、

【数６】

【数７】

【数８】

【００１１】式（６）及び（８）に示すように、ｎ＜Ｎ
₁の期間及びＮ₁＋Ｍ−１≦ｎの期間は、一方の出力信号
が０であるため他方の出力信号のみをそのまま出力し、
そして式（７）に示すように、Ｎ₁≦ｎ＜Ｎ₁＋Ｍ−１の
期間にのみ加算処理を行っている。この時のデータ量を
計算すると、信号ｙ₁（ｎ）に関してはＮ₁＋Ｍ−１のサ
ンプル数となり、信号ｙ₂（ｎ）に関してはＮ₂＋Ｍ−１
のサンプル数となる。したがって全体としてのサンプル
数Ｓ₂は、

【数９】Ｓ₂＝（Ｎ₁＋Ｍ−１）＋（Ｎ₂＋Ｍ−１）（９）となる。入力信号ｘ₁（ｎ）、ｘ₂（ｎ）が、従来例の場
合と同様に、Ｉ₁、Ｉ₂パターンある場合は、

【数１０】Ｓ₂＝Ｉ₁（Ｎ₁＋Ｍ−１）＋Ｉ₂（Ｎ₂＋Ｍ−１）（１０）となり、このようなサンプル数Ｓ₂のデータを記憶でき
る容量のメモリを用いればよいことになる。

【００１２】したがって、従来は式（２）に示されるサ
ンプル数Ｓ₁のデータをメモリに記憶する必要があった
のに対して、本発明によれば式（１０）に示されるサン
プル数Ｓ₂のデータを記憶すればよいので、メモリ容量
が少なくて済み、そして入力信号ｘ₁（ｎ）、ｘ₂（ｎ）
のパターンが多くなるほど、すなわちＩ₁、Ｉ₂の値が大
きければ大きいほど、メモリ容量の大きな節約が可能と
なる。なおこのとき、Ｉ₁、Ｉ₂のいずれかが１に等しい
場合でも、同様な効果を奏することができることは明ら
かである。上記においては、入力信号ｘ（ｎ）を２つの
信号ｘ₁（ｎ）、ｘ₂（ｎ）にグループ分けできるものに
ついて説明したが、２つだけではなくそれ以上、例えば
信号ｘ₁（ｎ）、ｘ₂（ｎ）、・・・、ｘ_m（ｎ）にグル
ープ分けできるものについても、同様に実施できる。こ
の場合のサンプル数Ｓ₂は、

【数１１】となる。一方、従来例のように分割しないでメモリに記
憶した場合のサンプル数Ｓ₁は、

【数１２】となるので、入力信号のグループ数ｍが多くなった場合
には、さらにメモリの節約が可能となる。

【００１３】比較のために例えば、Ｎ₁＝Ｎ₂＝Ｎ₃＝・・・＝Ｎ_m＝ＮＩ₁＝Ｉ₂＝Ｉ₃＝・・・＝Ｉ_m＝ＩＮ＞＞Ｍとした場合は、次のようになる。

【数１３】Ｓ₁＝(Ｉ₁Ｉ₂・・・Ｉ_m）{Ｎ₁＋Ｎ₂＋・・・＋Ｎ_m)＋(Ｍ−１)｝＝（Ｉ^m）｛（ｍＮ）＋（Ｍ−１）｝ ≒ｍＩ^mＮ（１３）

【数１４】Ｓ₂＝Ｉ₁(Ｎ₁＋Ｍ−１)＋Ｉ₂(Ｎ₂＋Ｍ−１)＋・・・Ｉ_m(Ｎ_m＋Ｍ−１) ＝Ｉ₁Ｎ₁＋Ｉ₂Ｎ₂＋・・・＋Ｉ_mＮ_m ≒ｍＩＮ（１４）このときのＳ₂／Ｓ₁を計算すると、

【数１５】Ｓ₂／Ｓ₁＝（ｍＩＮ）／（ｍＩ^mＮ）＝１／Ｉ^m-1 （１５）となる。すなわち、入力信号のグループ数がｍで、その
各々のパターンがＩであるとき、従来例に比べてメモリ
容量がＩ／Ｉ^m-1 で済むことになる。

【００１４】以上、信号が１次元的にグループ分けでき
るものについて説明したが、２次元的に分けられるもの
においても同様に扱えるものであり、以下、それに関し
て説明する。図３（ａ）に示すように、ｎ₁＝０〜（Ｎ₁₁−１）、ｎ₂＝０〜（Ｎ₂₁−１）におい
てｘ（ｎ₁，ｎ₂）＝ｘ₁（ｎ₁，ｎ₂）ｎ₁＝Ｎ₁₁〜（Ｎ₁₁＋Ｎ₁₂−１）、ｎ₂＝Ｎ_2d〜（Ｎ_2d＋
Ｎ₂₂−１）においてｘ（ｎ₁，ｎ₂）＝ｘ₂（ｎ₁，ｎ₂）で表される入力信号ｘ（ｎ₁，ｎ₂）を、グループ分けせ
ずにＭ₁×Ｍ₂タップのＦＩＲフイルタでフイルタ処理す
るものとする。このときの出力信号ｙ（ｎ₁，ｎ₂）は、
図３（ｂ）のようになる。このフイルタ処理した信号を
メモリに記憶する場合、従来例におけるサンプル数Ｓ₁
は、

【数１６】Ｓ₁＝(Ｎ₁₁＋Ｍ₁−１)(Ｎ₂₁＋Ｍ₂−１) ＋(Ｎ₁₂＋Ｍ₁−１)(Ｎ₂₂＋Ｍ₂−１)−α （１６）となり、これに対応したデータを記憶できるメモリ容量
が必要となる。ここで、αは後述する加算期間である。

【００１５】また、入力信号ｘ₁（ｎ₁，ｎ₂）、ｘ₂（ｎ
₁，ｎ₂）がそれぞれ、Ｉ₁パターン、Ｉ₂パターン存在す
る場合に、フイルタ処理した出力信号ｙ（ｎ₁，ｎ₂）を
すべてメモリに記憶するためには、従来例においては、

【数１７】Ｓ₁＝Ｉ₁Ｉ₂｛(Ｎ₁₁＋Ｍ₁−１)(Ｎ₂₁＋Ｍ₂−１) ＋(Ｎ₁₂＋Ｍ₁−１)(Ｎ₂₂＋Ｍ₂−１)−α｝（１７）のデータを記憶できるメモリ容量が必要となる。さら
に、入力信号ｘ₁（ｎ₁，ｎ₂）、ｘ₂（ｎ₁，ｎ₂）だけで
なく、ｘ₁（ｎ₁，ｎ₂）、ｘ₂（ｎ₁，ｎ₂）、・・・・、
ｘ_m（ｎ₁，ｎ₂）のように入力信号のグループ数が増え
た場合には、従来例においては、

【数１８】となる。

【００１６】一方本発明においては、図３（ａ）の入力
信号ｘ（ｎ₁，ｎ₂）において、該入力信号を構成する信
号ｘ₁（ｎ₁，ｎ₂）およびｘ₂（ｎ₁，ｎ₂）は、特定の期
間のみ存在するので、図３（ｃ）のようにそれぞれの信
号に分けることができる。そして、これらの信号を別々
にＭ₁×Ｍ₂タップのフイルタで処理すると、図３（ｃ）
のような出力信号ｙ₁（ｎ₁，ｎ₂）、ｙ₂（ｎ₁，ｎ₂）が
得られる。いま、Ｍ₁×Ｍ₂タップのフイルタの係数がｈ
（ｉ，ｊ）［ただしｉ＝０、１、２、・・・、（Ｍ₁−
１）、ｊ＝０、・・・、（Ｍ₂−１）］とすると、出力
信号ｙ（ｎ₁，ｎ₂）は一般的に、

【数１９】で表され、２次元であっても定係数線形差分方程式とな
る。したがって、１次元の場合と同様に、図３（ｃ）の
ｙ₁（ｎ₁，ｎ₂）とｙ₂（ｎ₁，ｎ₂）を加算して得られた
図３（ｄ）の信号は、図３の（ｂ）のｙ（ｎ₁，ｎ₂）と
同じになる。また加算期間は、図３（ｄ）の太線内で示
されるｙ₁（ｎ₁，ｎ₂）とｙ₂（ｎ₁，ｎ₂）が共に存在す
る期間となり、この期間は、式（１７）のαに相当す
る。

【００１７】このときのサンプル数Ｓ₂は、

【数２０】Ｓ₂＝(Ｎ₁₁＋Ｍ₁−１)(Ｎ₂₁＋Ｍ₂−１) ＋(Ｎ₁₂＋Ｍ₁−１)(Ｎ₂₂＋Ｍ₂−１) （２０）となる。そして入力信号ｘ₁（ｎ₁，ｎ₂）、ｘ₂（ｎ₁，
ｎ₂）がそれぞれ、Ｉ₁パターン、Ｉ₂パターンである場
合には、

【数２１】Ｓ₂＝Ｉ₁(Ｎ₁₁＋Ｍ₁−１)(Ｎ₂₁＋Ｍ₂−１) ＋Ｉ₂(Ｎ₁₂＋Ｍ₁−１)(Ｎ₂₂＋Ｍ₂−１) （２１）となる。さらに、入力信号ｘ₁（ｎ₁，ｎ₂）、ｘ
₂（ｎ₁，ｎ₂）、・・・・、ｘ_m（ｎ₁，ｎ₂）のように入
力信号のグループ数を増やした場合には、

【数２２】となる。

【００１８】例えば、Ｎ₁₁＝Ｎ₁₂＝Ｎ₁₃＝・・・＝Ｎ_1m＝Ｎ₁ Ｎ₂₁＝Ｎ₂₂＝Ｎ₂₃＝・・・＝Ｎ_2m＝Ｎ₂ Ｉ₁＝Ｉ₂＝Ｉ₃＝・・・＝Ｉ_m＝ＩＭ₁≪Ｎ₁、Ｍ₂≪Ｎ₂、α≪Ｎ₁Ｎ₂ として、従来例と本発明とにおけるサンプル数Ｓ₁、Ｓ₂
を比較すると、次のようになる。

【数２３】Ｓ₁＝(Ｉ₁Ｉ₂・・・Ｉ_m）｛(Ｎ₁₁＋Ｍ₁−１)(Ｎ₂₁＋Ｍ₂−１) ＋(Ｎ₁₂＋Ｍ₁−１)(Ｎ₂₂＋Ｍ₂−１) ・・・＋(Ｎ_1m＋Ｍ₁−１)(Ｎ_2m＋Ｍ₂−１)−α｝＝（Ｉ^m）｛（ｍＮ₁Ｎ₂）−α｝ ≒ｍＩ^mＮ₁Ｎ₂ （２３）

【数２４】Ｓ₂＝Ｉ₁(Ｎ₁₁＋Ｍ₁−１)(Ｎ₂₁＋Ｍ₂−１) ＋Ｉ₂(Ｎ₁₂＋Ｍ₁−１)(Ｎ₂₂＋Ｍ₂−１) ・・・＋Ｉ_m(Ｎ_1m＋Ｍ₁−１)(Ｎ_2m＋Ｍ₂−１) ≒ｍＩＮ₁Ｎ₂ （２４）

【００１９】したがってＳ₂／Ｓ₁を計算すると、

【数２５】Ｓ₂／Ｓ₁＝（ｍＩＮ₁Ｎ₂）／（ｍＩ^mＮ₁Ｎ₂）＝１／Ｉ^m-1 （２５）となる。すなわち、入力信号のグループ数がｍで、各々
Ｉパターンであるとき、従来例の場合の１／Ｉ^m-1にメ
モリ容量を節約できる。このように、２次元の場合にも
１次元と同様にメモリ容量の節約が可能になり、同様に
して、あらゆる次元においても本発明を適用すればメモ
リ容量の節約が可能となることは明らかである。

【００２０】またさらに、いままでは入力信号がｘ
₁（ｎ）からｘ₂（ｎ）にいきなり切り替わる場合を想定
したが、この切り替わる間に所定時間以内のインターバ
ルＤが存在する場合にも本発明を適用できる。すなわ
ち、フイルタのタップ数をＭとしたとき、図４（ａ）に
示すようにＤ≧Ｍ−１のときには、図４（ｂ）に示すよ
うに出力信号においてもｙ₁（ｎ）とｙ₂（ｎ）との間に
境目が生じるため、入力信号ｘ₁（ｎ）とｘ₂（ｎ）を各
々フイルタ処理した信号ｙ₁（ｎ）およびｙ₂（ｎ）を単
にメモリに記憶し、それを切り替え出力するだけでよ
い。しかしながら、図４（ｃ）に示すようにＤ＜Ｍ−１
のとき、すなわちインターバルＤが短い場合には、出力
信号には境目が生じないため、切り替えによる方式は適
用できない。このような場合に本発明の加算方式を用い
れば、グループ分けしないでフィルタ処理した場合と同
様な出力ｙ（ｎ）が、図４（ｇ）に示すように得られ、
しかも少ないメモリ容量で信号を記憶できることにな
る。また本発明によれば、あらゆる次元においても同様
に、入力信号の隣接するグループ間に所定時間以内のイ
ンターバルが存在する場合にメモリ容量が低減できるこ
とは明らかである。

【００２１】以上の説明から明らかなように、任意次元
の複合信号をグループ毎に線形フィルタ処理してメモリ
に記憶しておき、第１のグループから第２のグループへ
の信号の切り替わり時に所定期間、第１及び第２のメモ
リからの信号を加算するようにすれば、従来例と同様な
線形フィルタ処理された複合信号を発生できると共に、
従来例と比べてメモリの容量が節約できるものである。
また、隣接するグループ間のインターバルが所定時間以
内であれば、本発明を適用してメモリ容量が低減できる
ことは明らかである。

【００２２】図１の実施例に戻って詳細に説明する。発
生すべき信号のグループに応じてパターン選択回路
２₁、２₂のいずれか、例えば信号ｙ₁（ｎ）に対応する
パターン選択回路２₁がアクテイブ状態になり、メモリ
１₁の上位アドレスビット（すなわち領域）を指定する
ためにパターン選択信号ＡＤＤ_U1が出力される。その
後、カウンタ３がクロック発生回路４からのクロックの
カウントを開始し、該カウンタの出力ＡＤＤ_Lをメモリ
１₁及びメモリ１₂に供給する。このような状態では、メ
モリ１₁のみから信号ｙ₁（ｎ）が順次読み出され、メモ
リ１₂からの信号は０であり、したがって、加算器５か
らはメモリ１₁からの信号ｙ₁（ｎ）が出力ｙ（ｎ）とし
て出力される。グループの切り替わり時点になると、パ
ターン選択回路２₂もアクティブ状態となってメモリ１₂
の上位アドレスを指定するパターン選択信号ＡＤＤ_U2が
出力され、メモリ１₂からも同様に信号ｙ₂（ｎ）が順次
読み出される。そしてそれぞれのメモリから読み出され
たデータが加算器５で加算されて出力される。その後、
Ｍ（フィルタのタップ数）−１に比例する所定時間後
（図２（ｅ）参照）にパターン選択回路２₁が非アクテ
イブ状態となり、メモリ１₂からの信号ｙ₂（ｎ）のみ
が、出力ｙ（ｎ）として加算器５から出力される。上記
動作のタイミングは、制御回路（不図示）によって制御
される。

【００２３】なお上記実施例においては、カウンタ３の
出力をメモリ１₁、１₂に共通に供給しているが、カウン
タを別々に設け、パターン選択回路２₁、２₂のアクティ
ブ状態と同期させてカウント開始するよう制御してもよ
い。この場合、メモリ内での信号の記憶アドレスが、上
記のものと相違することは当然である。また上記実施例
の動作においては、加算器５に所定のタイミングで信号
ｙ₁（ｎ）、ｙ₂（ｎ）が供給されるように、メモリ
１₁、１₂の読み出しタイミングを制御する場合について
説明している。このように読み出しタイミングを制御す
る代わりに、例えば図２（ｃ）、（ｄ）に示されるアド
レス関係で、０レベルである部分（ゼロ信号）を含めて
信号ｙ₁（ｎ）、ｙ₂（ｎ）をメモリ１₁、１₂に記憶し、
これらメモリから同一タイミングで同時に信号を読み出
すようにしてもよい。また、カウンタ３の出力ＡＤＤ_L
に所定の定数を減算（又は加算）する回路を、いずれか
一方のメモリの前段に挿入すれば、それぞれの信号ｙ₁
（ｎ）、ｙ₂（ｎ）（ゼロレベルでない部分）を同一開
始アドレス（例えばアドレス０）から記憶できる。なお
この場合、ゼロ信号もメモリに記憶する必要があるの
で、グループ分けせずに線形フィルタ処理した複合信号
を記憶できるメモリ容量を少なくとも必要とし、上述し
た場合に比べてメモリ容量の節約効果が少ないが、グル
ープ内のパターンの数が３以上の場合には、従来例に比
べてメモリ容量の節約が実現でき、メモリからの読み出
し制御が簡単になる。上記したいずれの場合において
も、カウンタ３をリングカウンタで構成して、複合信号
が反復的に発生されるようにしてもよい。また、グルー
プ数が３以上の場合は、それに合わせてパターン選択回
路及びメモリの数を適宜増加し、加算回路をそれに応じ
たものとすることは当然である。

【００２４】本発明の別の実施例を図５及び図６を参照
して説明する。図５において、図１の実施例と同様な構
成要素には同一の参照記号を付している。この実施例が
図１の実施例と相違する点は、マスク回路６をメモリ１
₁、１₂と加算器５との間に挿入し、さらにカウンタ３を
リングカウンタとすると共に常時アクティブ状態にして
いることである。この実施例においては、リングカウン
タであるカウンタ３が常時カウント出力を発生している
ので、パターン選択回路２₁、２₂からのパターン選択信
号により上位アドレスが指定されると、メモリからマス
ク回路６に対して図６（ａ）、（ｂ）に示される信号ｙ
₁’（ｎ）、ｙ₂’（ｎ）が繰り返し出力される。マスク
回路６は、ゲート回路６１₁、６１₂、及びマスク解除信
号発生回路６２で構成され、該回路６２はカウンタ３の
出力を検出して、ゲート回路６１₁、６１₂にマスク解除
信号ｍ₁、ｍ₂を出力するものである。すなわち、２つの
メモリの読み出しにおいて、アドレス０が一致する時点
が、所定の周期すなわち信号ｙ₁’（ｎ）及びｙ₂’
（ｎ）の繰り返し周期Ｔ₁、Ｔ₂の最小公倍数で繰り返し
現れるので、マスク解除信号発生回路６２において、そ
の時点０を検出し、その時点０からＴ₁期間、ゲート回
路６１₁をオン状態とするマスク解除信号ｍ₁を発生し
（図６（ｃ））、一方、時点０から所定時間Ｔ₂＋ｔ経
過後に、ゲート回路６１₂をオン状態とするマスク解除
信号ｍ₂をＴ₂期間出力する。なお、ｔ＝（Ｍ−１）／２
である。ゲート回路６１₁、６１₂はオン状態のときに信
号ｙ₁’（ｎ）、ｙ₂’（ｎ）を加算器５に対して通過さ
せ（図６（ｅ）、（ｆ）参照）、加算器５においては加
算を実行して、図６（ｇ）に示すような出力ｙ（ｎ）を
出力する。

【００２５】上記した実施例においては、１つのメモリ
に１グループ内の複数の信号パターンをすべて記憶して
おき、該メモリの上位アドレスビットをパターン選択回
路により指定するよう構成しているが、そのようにする
代わりに、１つのメモリに１つの信号パターンを記憶
し、それらを読み出した後に選択的に加算器に導くよう
にしてもよい。すなわち、図７に示すように、グループ
１内の複数の信号パターンに対応するメモリ１₁₁、
１₁₂、１₁₃、、、、からの出力ｙ₁₁（ｎ）、ｙ
₁₂（ｎ）、ｙ₁₃（ｎ）、、、及びグループ２内の複数の
信号パターンに対応するメモリ１₂₁、１₂₂、１₂₃、、、
からの出力ｙ₂₁（ｎ）、ｙ₂₂（ｎ）、ｙ₂₃（ｎ）、、、
を、パターン選択信号ＰＳ₁、ＰＳ₂に基づいて選択ゲー
ト７₁、７₂によって選択し、加算器５に導くようにして
もよい。なお、例えばグループ１に関してのみ、１つの
信号パターンに１つのメモリを対応させ、グループ２に
関しては１つのグループに１つのメモリを対応させても
よい。

【００２６】上記の図１、図５及び図７に示した実施例
の説明においては、（ａ）複数のメモリからの信号の読
み出しタイミングを制御して、該読み出された信号を加
算器に供給する方式（図１）、（ｂ）メモリに信号をゼ
ロ信号を含めて記憶しておくことによって、複数のメモ
リから信号を常時読み出して加算器に供給する方式（図
１）、（ｃ）複数のメモリから信号を反復的に常時読み
出し、該読み出された信号をメモリの後段に設けられた
ゲート手段（マスク回路６、選択ゲート７₁、７₂）によ
り選択的に加算器に供給する方式（図５、図７）につい
て説明したが、これらの方式を混在させてもよい。例え
ば、方式（ａ）と（ｃ）とを組み合わせて、メモリ１₁
に関しては読み出しタイミングを制御して該メモリから
の信号を加算器５に直接供給し、一方、メモリ１₂に関
しては該メモリの後段にゲート手段を設けて、メモリ１
₂から反復的に常時読み出される信号を所定のタイミン
グで選択的に加算器５に供給するようにしてもよい。ま
た、方式（ａ）と（ｂ）との組み合わせ、方式（ｂ）と
（ｃ）との組み合わせ、方式（ａ）〜（ｃ）のすべての
組み合わせ（グループ数が３以上の場合）が可能であ
り、いずれの組み合わせにおいても、メモリから加算器
に対して所望のタイミングで信号が供給されるよう、そ
れぞれの動作タイミングを考慮する必要があることは言
うまでもない。

【００２７】本発明のさらに別の実施例を図８及び図９
を参照して説明する。この実施例においては、加算器６
の後段に、加算器５の入力端の信号ｙ₁（ｎ）、ｙ
₂（ｎ）、出力端の信号のいずれかを択一的に選択する
選択スイッチ８を設け、さらにカウンタ３の出力を検出
して制御信号を出力する選択スイッチ／加算器制御回路
９を設けている。そしてこれらの制御信号により、加算
器５及び選択スイッチ８の動作を制御して、加算器を加
算処理が必要な期間のみ動作させてその加算出力を出力
し、それ以外の期間は、信号ｙ₁（ｎ）またはｙ₂（ｎ）
のいずれかを直接出力端に導くようにしている。

【００２８】すなわちカウンタ３の計数値を回路９で検
出して、図９（ｃ）、（ｄ）、（ｆ）に示されるような
制御信号Ｃ１、Ｃ２、Ｃ３を生成する。制御信号Ｃ１が
生成されている場合は、信号ｙ₁（ｎ）を選択スイッチ
８を介して出力し、信号Ｃ２が生成されている場合は、
加算器５を動作させると共に選択スイッチ８を介して加
算器の出力を出力し、制御信号Ｃ３が生成されている場
合は、信号ｙ₂（ｎ）を選択スイッチ８を介して出力す
る。このように制御することにより、図９（ｆ）に示さ
れる出力を発生することができる。なお、隣接するグル
ープ間にインターバルが存在する場合について波形図を
示したが、インターバルが存在しない場合にも図８の構
成が適用可能であることは言うまでもない。また図８の
構成は、図１、図５、及び図７に示した実施例に適用可
能である。

【００２９】

【発明の効果】本発明は以上のように構成され、信号の
グループ毎に線形フィルタ処理してあらかじめ別々のメ
モリに記憶しておき、信号発生時にメモリから信号を読
み出すと共に、信号発生が第１のグループから第２のグ
ループに切り替わる時に所定の期間、第１及び第２のグ
ループの信号を加算して出力するように構成しているの
で、従来例に比べて線形フィルタ処理した複合信号を記
憶するためのメモリの容量を節約でき、そして本発明に
よれば、信号のグループ数、グループ内のパターン数が
多くなればなるほど、メモリ容量の節約効果が大きくな
る、という作用効果を奏することができる。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図であ
る。

【図２】本発明の動作原理を説明するための波形図であ
る。

【図３】本発明を２次元信号に適用する場合を説明する
ための説明図である。

【図４】複合信号のグループ間に短いインターバルが存
在する場合に、本発明を適用した場合の波形図である。

【図５】本発明の別の実施例の構成を示すブロック図で
ある。

【図６】図５に示した実施例の動作を説明するための波
形図である。

【図７】本発明のさらに別の実施例を示すブロック図で
ある。

【図８】本発明の他の実施例を説明するためのブロック
図である。

【図９】図８に示した実施例の動作を説明するための波
形図である。

【図１０】従来例の構成を示すブロック図である。

【図１１】従来例の動作を説明するための波形図であ
る。

Claims

【特許請求の範囲】

【請求項１】複数のグループの信号が時間的にシリア
ル配列された複合信号であって、隣接するグループとグ
ループとのインターバルが所定時間以内である複合信号
を、線形フィルタ処理した信号として発生する複合信号
発生装置において、複数のグループに対応してそれぞれ設けられ、グループ
毎に線形フィルタ処理した信号を記憶している複数のメ
モリ手段、複数のメモリ手段から読み出された信号を加算して出力
する加算手段、及び第１のグループの信号を発生すると
きには該グループに対応する第１のメモリ手段に記憶さ
れた信号を加算手段に供給し、信号の発生が第１のグル
ープから第２のグループに切り替えられるグループ切り
替え時に、第１及び第２のグループに対応する第１及び
第２のメモリ手段の双方に記憶された信号を所定期間、
加算手段に供給し、その後第２のメモリ手段に記憶され
た信号を加算手段に供給するよう制御する制御手段を備
えていることを特徴とする複合信号発生装置。
【請求項２】請求項１記載の複合信号発生装置におい
て、制御手段は、それぞれのメモリ手段から信号を所定
のタイミングで読み出すように、アドレスを発生するア
ドレス発生手段で構成されていることを特徴とする複合
信号発生回路。
【請求項３】請求項１記載の複合信号発生装置におい
て、複数のメモリ手段はそれぞれ、グループに分割せずに線
形フィルタ処理した複合信号を記憶できる容量を有し、
かつグループ毎に線形フィルタ処理した信号を記憶する
と共にそれ以外のアドレスにはゼロ信号を記憶してお
り、制御手段は、複数のメモリ手段から同時に、信号発生期
間に渡って信号を読み出すように、アドレスを発生する
アドレス発生手段で構成されていることを特徴とする複
合信号発生装置。
【請求項４】請求項２または３記載の複合信号発生装
置において、アドレス発生手段は、複数のメモリ手段か
ら信号を反復的に読み出すように、アドレスを反復発生
するよう構成されていることを特徴とする複合信号発生
装置。
【請求項５】請求項１記載の複合信号発生装置におい
て、制御手段は、複数のメモリ手段から同時に信号を反復的に読み出すよ
うに、アドレスを発生するアドレス発生手段、及び複数
のメモリ手段から読み出されたそれぞれの信号の通過／
遮断を制御するマスク手段を備えていることを特徴とす
る複合信号発生装置。
【請求項６】請求項１記載の複合信号発生装置におい
て、複数のメモリ手段の内の少なくとも１つのメモリ手段
は、グループに分割せずに線形フィルタ処理した複合信
号を記憶できる容量を有し、かつグループ毎に線形フィ
ルタ処理した信号を記憶すると共にそれ以外のアドレス
にはゼロ信号を記憶しており、制御手段は、ゼロ信号を記憶しているメモリ手段から、
信号発生期間に渡って信号を読み出すようにアドレスを
発生し、かつゼロ信号を記憶していないメモリ手段か
ら、所定のタイミングで信号を読み出すようにアドレス
を発生するアドレス発生手段で構成されていることを特
徴とする複合信号発生装置。
【請求項７】請求項１記載の複合信号発生装置におい
て、複数のメモリ手段の内の少なくとも１つのメモリ手段
は、グループに分割せずに線形フィルタ処理した複合信
号を記憶できる容量を有し、かつグループ毎に線形フィ
ルタ処理した信号を記憶すると共にそれ以外のアドレス
にはゼロ信号を記憶しており、制御手段は、ゼロ信号を記憶していないメモリ手段か
ら、信号を反復的に読み出すと共に、ゼロ信号を記憶し
ているメモリ手段から、信号発生期間に渡って信号を読
み出すようにアドレスを発生するアドレス発生手段、及
び少なくともゼロ信号を記憶していないメモリ手段から
読み出された信号の通過／遮断を制御するマスク手段で
構成されていることを特徴とする複合信号発生装置。
【請求項８】請求項１記載の複合信号発生装置におい
て、制御手段は、複数のメモリ手段の内の少なくとも１つから信号発生期
間中、反復的に信号を読み出すようアドレスを発生する
と共に、複数のメモリ手段の内の他のメモリ手段それぞ
れから、信号を所定のタイミングで読み出すようにアド
レスを発生するアドレス発生手段、及び信号が反復的に
読み出されたメモリ手段からの信号の通過／遮断を制御
するマスク手段で構成されていることを特徴とする複合
信号発生装置。
【請求項９】請求項１記載の複合信号発生装置におい
て、複数のグループは、３以上のグループであり、複数のメモリ手段の内の少なくとも１つのメモリ手段
は、グループに分割せずに線形フィルタ処理した複合信
号を記憶できる容量を有し、かつグループ毎に線形フィ
ルタ処理した信号を記憶すると共にそれ以外のアドレス
にはゼロ信号を記憶しており、制御手段は、ゼロ信号を記憶しているメモリから、信号発生期間に渡
って信号を読み出すようにアドレスを発生し、ゼロ信号
を記憶していないメモリ手段の内の少なくとも１つのメ
モリ手段から、反復的に信号を読み出すようにアドレス
を発生し、かつその他のメモリ手段から所定のタイミン
グで信号を読み出すようにアドレスを発生するアドレス
発生手段信号が反復的に読み出されたメモリからの信号
の通過／遮断を制御するマスク手段で構成されているこ
とを特徴とする複合信号発生装置。
【請求項１０】請求項１〜９いずれかに記載の複合信
号発生装置において、複数のグループの内の少なくとも
１つのグループが、複数の信号パターンを含んでおり、制御手段は、信号パターンの１つを選択するパターン選
択手段を備えていることを特徴とする複合信号発生装
置。
【請求項１１】請求項１０記載の複合信号発生装置に
おいて、パターン選択手段は、メモリ手段の上位アドレ
スを指定する上位アドレス発生手段で構成されているこ
とを特徴とする複合信号発生装置。
【請求項１２】請求項１０記載の複合信号発生装置に
おいて、複数の信号パターンを含んでいるグループに対応してい
るメモリ手段は、該信号パターンに対応した複数のメモ
リで構成されており、パターン選択手段は、これらメモリと加算手段との間に
設けられ、メモリの出力を択一的に選択する択一選択ゲ
ートで構成されていることを特徴とする複合信号発生装
置。
【請求項１３】請求項１〜１２いずれかに記載の複合
信号発生装置において、該複合信号発生装置はさらに、加算手段のいずれかの入力端子、もしくは出力端子を選
択的に複合信号発生装置の出力端子に接続するための出
力選択手段、及び該出力選択手段及び加算手段の動作を
制御する手段であって、グループの切り替え時にのみ、
加算手段をアクティブ状態にすると共に加算手段の出力
が出力選択手段を介して出力されるように制御する手段
を備えていることを特徴とする複合信号発生装置。
【請求項１４】請求項１〜１３いずれかに記載の複合
信号発生装置において、隣接するグループとグループと
のインターバルが、ゼロである場合を含んでいることを
特徴とする複合信号発生装置。
【請求項１５】複数のグループの信号が時間的にシリ
アル配列された複合信号であって、隣接するグループと
グループとのインターバルが所定時間以内である複合信
号を、線形フィルタ処理した信号として発生する複合信
号発生方法において、グループ毎に線形フィルタ処理した信号をそれぞれ記憶
した複数のメモリ手段から、第１のグループに対応する
信号を読み出して出力端子から出力するステップ、第１のグループから第２のグループへの切り替え時に、
第１及び第２のグループに対応する信号の双方を所定期
間メモリ手段から読み出し、かつ加算して出力端子から
出力するステップ、及びその後、第２のグループに対応
する信号を読み出して出力端子から出力するステップを
含んでいることを特徴とする複合信号発生方法。
【請求項１６】複数のグループの信号が時間的にシリ
アル配列された複合信号であって、隣接するグループと
グループとのインターバルが所定時間以内である複合信
号を、線形フィルタ処理した信号として発生する複合信
号発生方法において、複数のグループに対応してそれぞれ設けられ、それぞれ
が、グループに分割せずに線形フィルタ処理した複合信
号を記憶できる容量を有する複数のメモリ手段であっ
て、グループ毎に線形フィルタ処理した信号を記憶する
と共にそれ以外のアドレスにはゼロ信号を記憶した複数
のメモリ手段から、信号発生期間に渡って同時に信号を
読み出すステップ、及びこれらメモリ手段から読み出さ
れた信号を加算して出力端子から出力するステップを備
えていることを特徴とする複合信号発生方法。
【請求項１７】複数のグループの信号が時間的にシリ
アル配列された複合信号であって、隣接するグループと
グループとのインターバルが所定時間以内である複合信
号を、線形フィルタ処理した信号として発生する複合信
号発生方法において、複数のグループに対応してそれぞれ設けられ、グループ
毎に線形フィルタ処理した信号を記憶した複数のメモリ
手段から、同時に信号を反復的に読み出すステップ、第１のグループの信号を発生するときには、該グループ
に対応する第１のメモリ手段からの信号を通過させ出力
端子から出力するステップ、信号の発生が第１のグループから第２のグループに切り
替えられる時には、第１及び第２のグループに対応する
第１及び第２のメモリ手段の双方からの信号を所定の期
間通過させ、かつ加算して出力端子から出力するステッ
プ、及びその後、第２のメモリ手段からの信号を出力端
子から出力するステップを含んでいることを特徴とする
複合信号発生方法。
【請求項１８】請求項１５〜１７いずれかに記載の複
合信号発生方法において、複数のグループの内の少なくとも１つのグループが、複
数の信号パターンを含んでおり、複合信号発生方法は、信号パターンの１つを選択するパ
ターン選択ステップを含んでいることを特徴とする複合
信号発生方法。
【請求項１９】請求項１８記載の複合信号発生方法に
おいて、パターン選択ステップは、メモリ手段の上位ア
ドレスを指定するステップであることを特徴とする複合
信号発生方法。
【請求項２０】請求項１８記載の複合信号発生方法に
おいて、複数の信号パターンを含んでいるグループに対応してい
るメモリ手段は、該信号パターンに対応した複数のメモ
リで構成されており、パターン選択ステップは、これらメモリの出力を択一的
に選択する択一選択ステップであることを特徴とする複
合信号発生方法。
【請求項２１】請求項１５〜２０いずれかに記載の複
合信号発生方法において、隣接するグループとグループ
とのインターバルが、ゼロである場合を含んでいること
を特徴とする複合信号発生方法。