KR19990085150A

KR19990085150A - 램버스디램의 번인 테스트보드

Info

Publication number: KR19990085150A
Application number: KR1019980017345A
Authority: KR
Inventors: 김성무; 홍재근
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1998-05-14
Filing date: 1998-05-14
Publication date: 1999-12-06
Also published as: KR100295559B1

Abstract

본 발명은 어드레스핀과 데이터핀을 공용하는 램버스디램의 특성상 번인 테스트시 메모리소자의 결함발생여부를 확인할 수 없는 문제점을 해결하여 램버스디램에서도 번인 테스트과정에서 메모리소자의 결함 발생 여부를 판단할 수 있도록 한 램버스디램의 번인 테스트보드에 관한 것으로, DRAM을 번인 테스트하기 위해 번인장비의 출력신호를 입력받아 DRAM과 접속시키는 번인 테스트보드에 있어서, 번인장비에서 제어신호를 입력받아 어드레스신호(ADDR)와 데이터신호(DATA)를 공통으로 구성하여 RDRAM의 데이터핀과 접속되도록 하는 다중화부(40)를 더 포함하여 이루어져 기존의 번인장비를 사용하여 RDRAM에서 TDBI를 적용할 수 있다는 이점이 있다.

Description

램버스디램의 번인 테스트보드

본 발명은 램버스디램의 번인 테스트보드에 관한 것으로서, 보다 상세하게는 어드레스핀과 데이터핀을 공용하는 램버스디램의 특성상 번인 테스트시 메모리소자의 결함발생여부를 확인할 수 없는 문제점을 해결하여 램버스디램에서도 번인 테스트과정에서 메모리소자의 결함 발생 여부를 판단할 수 있도록 한 램버스디램의 번인 테스트보드에 관한 것이다.

번인 테스트는 전체의 디램에 대해서 전압과 주위 온도를 실제 사용 조건보다도 더욱 혹독한 조건으로 인가하여 디램의 초기 결함을 조기에 발견하기 위해 실시하는 테스트다.

이러한 번인 테스트의 수행후 메모리 테스트장비를 통해 번인 테스트시 발생된 결함을 확인해야 한다.

한편, 요즈음은 번인 테스트를 수행하면서 메모리소자의 결함여부를 함께 테스트하는 TDBI(Test During Burn-In)을 적용하고 있다.

따라서, 번인 테스트장비를 통해 한 번에 번인 테스트를 수행하면서 메모리의 결함여부를 판단할 수 있게된다.

그런데 고속소자의 개발로 RDRAM(Rambus Dynamic Random Access Memory)가 개발되고 있으나 이 RDRAM은 어드레스라인과 데이터라인이 공통으로 사용된다는 특징이 있다.

도1은 일반적인 DRAM과 RDRAM을 간략하게 도시한 구성도로서, (가)는 일반적인 DRAM을 나타낸 구성도이고, (나)는 RDRAM을 나타낸 구성도이다.

여기에 도시된 바와 같이 일반적인 DRAM에는 어드레스핀과 데이터핀이 각각 형성되어 있음을 알 수 있으나 RDRAM은 어드레스핀 없이 데이터핀만이 존재함을 알 수 있다.

이와 같이 어드레스핀의 있고 없음으로 인해 일반적인 DRAM과 RDRAM의 동작상태를 달라지게 된다.

도2는 일반적인 DRAM과 RDRAM의 어드레스라인과 데이터라인의 동작상태를 나타낸 타이밍도로서, (가)는 일반적인 DRAM의 읽기/쓰기 동작을 나타낸 타이밍도이고, (나)는 RDRAM의 읽기 동작을 나타낸 타이밍도이고, (다)는 RDRAM의 쓰기 동작을 나타낸 타이밍도이다.

(가)에 도시된 타이밍도에서와 같이 일반적인 DRAM에 읽거나 쓰고자하면 어드레스핀을 통해 로우어드레스신호가 입력되면 RAS신호가 로우로 떨어지면서 이값을 인식하고 이후 어드레스핀을 통해 칼럼어드레스가 입력된다. 그러면 CAS신호가 로우로 떨어지면서 이 값을 인식하여 읽거나 쓰고자 하는 어드레스를 설정한 다음, 읽기와 쓰기의 작동신호에 따라 데이터핀을 통해 데이터를 출력하거나 입력하도록 작동된다.

반변에 (나)에 도시된 바와 같이 RDRAM은 읽기 동작시 데이터핀을 통해 로우어드레스가 입력되면 RAS신호가 로우로 떨어져 이 값을 입력받은 후 칼럼어드레스가 입력되면 CAS신호가 로우로 떨어져 어드레스를 설정하게 된다. 그리고 이후 설정된 어드레스의 메모리셀에서 데이터를 읽어내어 출력하게 된다.

그리고 (다)에 도시된 바와 같이 RDRAM은 쓰기동작시 데이터핀을 통해 로우어드레스가 입력되면 RAS신호가 로우로 떨어져 이 값을 입력받은 후 데이터를 입력받는다. 그리고 이후 입력되는 칼럼어드레스가 데이터핀을 통해 입력되면 CAS신호가 입력되어 설정된 어드레스의 메모리셀에 데이터를 기록하게 된다.

위와 같이 동작되는 DRAM의 번인테스트를 위해서는 번인 테스트장비에 각각의 메모리를 장착하고 테스트를 수행하게 된다.

도3은 번인 테스트장비를 통해 DRAM을 번인 테스트하는 상태를 간략하게 도시한 구성도로서, (가)는 일반적인 DRAM을 테스트하는 상태를 나타낸 구성도이고, (나)는 RDRAM을 테스트하는 상태를 나타낸 구성도이다.

(가)에 도시된 바와 같이 번인 테스트보드(20)에 DRAM(22)을 장착하고 번인장비(10)의 어드레스발생부(12)와 DRAM(22)의 어드레스핀을 연결하고, 번인장비(10)의 데이터발생부(14)와 DRAM(22)의 데이터핀을 연결하여 테스트를 수행하고 있음을 알 수 있다.

반면에 (나)에 도시된 바와 같이 RDRAM은 종래의 번인 테스트보드(30)에 RDRAM(24)을 장착하고 번인장비(10)의 데이터발생부(14)와 RDRAM(24)의 데이터핀을 서로 연결하여 테스트를 수행하고 있음을 알 수 있다.

RDRAM(24)에는 어드레스핀이 별도로 구비되어 있지 않기 때문에 번인장비(10)의 어드레스발생부(12)와 연결하지 못하고 있음을 알 수 있다.

즉, 번인테스트를 수행하면서 메모리소자의 결함여부를 확인하는 TDBI를 적용할 수 없다는 것이다.

따라서, RDRAM은 번인테스트를 수행한 후 메모리소자의 결함여부를 확인하게 위해 메모리테스트장비를 사용하여 다시한번 메모리소자의 결함여부를 테스트해야한다는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 일반적인 DRAM을 테스트하는 번인장비를 사용하여 어드레스핀과 테이터핀을 공통으로 사용하는 RDRAM을 테스하여 TDBI를 적용할 수 있도록 한 번인 테스트보드를 제공함에 있다.

도1은 일반적인 DRAM과 RDRAM을 간략하게 도시한 블록구성도이다.

도4는 본 발명에 따른 RDRAM의 번인 테스트보드와 번인장비의 연결상태를 나타낸 블록구성도이다.

도5는 도4의 번인 테스트보드의 다중화부를 상세하게 도시한 회로도이다.

도6은 도5의 데이터 선택부와 어드레스 선택부의 작동상태를 설명하기 위한 그래프이다.

- 도면의 주요부분에 대한 부호의 설명 -

10 : 번인장비 12 : 어드레스발생부

14 : 데이터발생부 16 : 제어신호발생부

40 : 다중화부 42 : 어드레스 다중화부

44 : 데이터 다중화부 421 : 데이터 선택부

422 : 데이터버퍼 441 : 어드레스 선택부

442 : 어드레스버퍼

상기와 같은 목적을 실현하기 위한 본 발명은 DRAM을 번인 테스트하기 위해 번인장비의 출력신호를 입력받아 DRAM과 접속시키는 번인 테스트보드에 있어서, 번인장비에서 제어신호를 입력받아 어드레스신호와 데이터신호를 공통으로 구성하여 RDRAM의 데이터핀과 접속되도록 하는 다중화부를 더 포함하여 이루어진다.

번인장비에서 출력되는 제어신호로는 데이터의 입출력방향을 설정하는 방향신호와, 어드레스신호와 데이터신호를 다중화시키기 위한 다중화신호로 이루어진다.

위와 같이 이루어진 본 발명의 작동을 설명하면 다음과 같다.

RDRAM의 번인 테스트시 번인장비에서 출력되는 다중화신호에 따라 데이터신호와 어드레스신호를 구분하고 방향신호에 따라 데이터의 읽기와 쓰기를 결정하여 RDRAM의 데이터핀을 통해 메모리 테스트를 위한 어드레스신호와 데이터신호를 입력할 수 있어 종래의 번인장비를 통해 테이터핀과 어드레스핀을 공통으로 사용하는 RDRAM에도 TDBI를 적용할 수 있다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.

여기서 보는 바와 같이 RDRAM(24)을 테스트하기 위한 번인 테스트보드(30)는 번인장비(10)의 어드레스발생부(12)와 연결된 어드레스 다중화부(44)와, 번인장비(10)의 데이터발생부(14)와 연결된 데이터 다중화부(42)로 이루어져 어드레스 다중화부(44)의 출력신호와 데이터 다중화부(42)의 출력신호는 동일하게 RDRAM(24)의 데이터핀과 접속되어 있다.

또한 번인장비(10)에서 출력되는 제어신호인 방향신호(DIR)는 데이터 다중화부(42)에 인가되고 어드레스 다중화부(44)의 방향신호(DIR)는 접지되어 있다.

그리고, 다중화신호(AD_Mux)는 데이터 다중화부(42)와 어드레스 다중화부(44)가 각각 상반되게 작동되도록 하기 위해 어드레스 다중화부(44)에 입력되는 다중화신호(AD_Mux)는 반전되어 입력된다.

여기에 도시된 바와 같이 방향신호(DIR)와 다중화신호(AD_Mux)를 입력받아 데이터신호(DATA)의 입출력을 선택하는 데이터 선택부(421)와. 데이터 선택부(421)의 신호에 따라 데이터신호(DATA)의 전달방향을 절환하는 데이터버퍼(422)와, 방향신호(DIR)와 다중화신호(AD_Mux)를 입력받아 어드레스신호(ADDR)의 입출력을 선택하는 어드레스 선택부(441)와, 어드레스 선택부(441)의 신호에 따라 어드레스신호(ADDR)의 전달방향을 절환하는 어드레스버퍼(442)로 이루어진다.

데이터버퍼(422)와 어드레스버퍼(442)는 각각 데이터라인 개수와 어드레스라인 개수에 동일하게 형성되며 RDRAM의 데이터핀에 연결된다. 그리고 데이터버퍼(422)와 어드레스버퍼(442)의 출력단에는 전원전압과 저항(R1,R2)을 매개로 병렬로 연결되어 데이터의 읽기 동작시 데이터핀에 하이임피던스로 만들어 데이터의 원할한 읽기동작이 이루어지도록 한다.

위에서 어드레스 선택부의 방향신호는 항상 '0'신호가 입력되도록 하여 어드레스버퍼의 방향이 항상 입력되는 방향으로 설정되도록 한다.

여기에 도시된 바와 같이 방향신호(DIR)와 다중화신호(AD_Mux)에 따라 데이터 선택부(421)의 출력과 어드레스 선택부(441)의 출력이 결정되어 데이터버퍼(422)와 어드레스버퍼(442)의 방향이 결정된다.

도6에 도시된 그래프의 신호를 표로 나타내보면 표1과 같다.

다중화신호	방향신호	동작
0	0	어드레스 입력
0	1	어드레스 입력
1	0	데이터 입력
1	1	데이터 출력

표1에 나타난 바와 같이 다중화신호가 '0'이면 제1,2앤드게이트(AND1, AND2)의 일측입력이 '0'이 되어 타측입력의 신호에 관계없이 '0'이 출력되어 제1버퍼(BUF1)와 제2버퍼(BUF2)를 인에이블시키지 못하게 된다. 따라서 데이터신호(DATA)의 입출력이 이루어지지 않게 된다.

반면에 제3,4앤드게이트(AND3, AND4)의 일측입력이 '1'이 되어 타측입력신호인 방향신호(DIR)에 따라 출력값이 결정되는데 방향신호(DIR)가 접지와 연결되어 있어 항상 '0'의 값을 갖는다. 따라서 제4앤드게이트(AND4)가 '1'의 값을 출력하게 되고 제3앤드게이트(AND3)는 '0'의 값을 출력하게 된다. 그레서, 제4버퍼(BUF4)는 동작하지 않게 되고 제3버퍼(BUF3)만 동작되어 어드레스신호(ADDR)는 항상 입력방향으로만 흐르게 된다.

그리고, 다중화신호(AD_Mux)가 '1'이면 제1,2앤드게이트(AND1, AND2)의 일측단이 '1'이 되어 방향신호(DIR)에 따라 방향신호(DIR)가 '0'이면 제2앤드게이트(AND2)값이 '1'이되어 제1버퍼(BUF1)를 작동시켜 데이터신호(DATA)가 입력되고, 방향신호가 '1'이면 제1앤드게이트가 '1'이되어 제2버퍼를 작동시켜 데이터신호(DATA)가 출력된다.

반면에 제3,4앤드게이트(AND3, AND4)는 일측단이 '0'이되어 방향신호(DIR)에 관계없이 출력값이 '0'이됨으로서 제3,4버퍼(BUF3, BUF4)를 작동시키지 못하게 된다. 따라서 어드레스의 입출력은 일어나지 않게 된다.

위와 같이 RDRAM의 번인 테스트를 위한 번인 테스트보드를 만들어 기존의 번인장비를 사용하여 데이터핀과 어드레스핀을 공통으로 사용하는 RDRAM의 테스트시에도 번인 테스트를 수행하면서 메모리를 테스트할 수 있는 TDBI를 적용할 수 있게된다.

상기한 바와 같이 본 발명은 테이터핀과 어드레스핀을 공통으로 하는 RDRAM을 기존으 번인장비를 통해 번인 테스트하면서 메모리를 테스트할 수 있는 테스트보드를 만들어 번인 테스트후 메모리 테스트를 위한 단계를 줄일 수 있다는 이점이 있을 뿐만아니라 기존의 번인장비로 일반적인 DRAM은 물론이고 데이터핀과 어드레스핀을 공통으로 사용하는 RDRAM의 테스트에도 사용할 수 있어 테스트 비용을 절감할 수 있다는 이점이 있다.

Claims

DRAM을 번인 테스트하기 위해 번인장비의 출력신호를 입력받아 DRAM과 접속시키는 번인 테스트보드에 있어서,

번인장비에서 제어신호를 입력받아 어드레스신호와 데이터신호를 공통으로 구성하여 RDRAM의 데이터핀과 접속되도록 하는 다중화부

를 더 포함하여 이루어진 것을 특징으로 하는 램버스디램의 번인 테스트보드.
제1항에 있어서, 상기 제어신호는

데이터의 입출력방향을 설정하는 방향신호와,

어드레스신호와 데이터신호를 다중화시키기 위한 다중화신호

로 이루어진 것을 특징으로 하는 램버스디램의 번인 테스트보드.
제1항에 있어서, 상기 다중화부는

방향신호와 다중화신호를 입력받아 데이터의 입출력을 선택하는 데이터 선택부와.

상기 데이터 선택부의 신호에 따라 데이터신호의 전달방향을 절환하는 데이터버퍼와,

방향신호와 다중화신호를 입력받아 어드레스의 입출력을 선택하는 어드레스 선택부와,

어드레스 선택부의 신호에 따라 어드레스신호의 전달방향을 절환하는 어드레스버퍼

로 이루어진 것을 특징으로 하는 램버스디램의 번인 테스트보드.
제3항에 있어서, 상기 데이터버퍼와 어드레스버퍼의 출력단이 전원전압과 저항을 매개하여 병렬로 연결된 것

을 특징으로 하는 램버스디램의 번인 테스트보드.