KR100821579B1 - 반도체 메모리 장치 및 그 테스트 방법 - Google Patents
반도체 메모리 장치 및 그 테스트 방법 Download PDFInfo
- Publication number
- KR100821579B1 KR100821579B1 KR1020060089381A KR20060089381A KR100821579B1 KR 100821579 B1 KR100821579 B1 KR 100821579B1 KR 1020060089381 A KR1020060089381 A KR 1020060089381A KR 20060089381 A KR20060089381 A KR 20060089381A KR 100821579 B1 KR100821579 B1 KR 100821579B1
- Authority
- KR
- South Korea
- Prior art keywords
- bank
- group
- output line
- input
- bank group
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
본 발명의 반도체 메모리 장치는 제 1 뱅크 그룹, 제 2 뱅크 그룹, 상기 제 1 뱅크 그룹에만 리드 또는 라이트 하기 위한 제 1 뱅크 그룹 전용 입출력 라인, 상기 제 2 뱅크 그룹에만 리드 또는 라이트 하기 위한 제 2 뱅크 그룹 전용 입출력 라인, 및 상기 제 1 뱅크 그룹 전용 입출력 라인 및 상기 제 2 뱅크 그룹 전용 입출력 라인을 선택하기 위한 멀티플렉서부를 포함한다.
입출력 라인, 뱅크 그룹, 멀티플렉서(multiplexer)
Description
도 1은 본 발명의 테스트 방법을 위한 반도체 메모리 장치의 블록도,
도 2는 본 발명의 테스트 방법을 도 1에 적용한 타이밍도이다.
<도면의 주요부분에 대한 부호의 설명>
Group 0: 제 1 뱅크 그룹 Group 1: 제 2 뱅크 그룹
test-GIO line-1: 제 1 뱅크 그룹 전용 입출력 라인
test-GIO line-2: 제 2 뱅크 그룹 전용 입출력 라인
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 구체적으로는 반도체 메모리 장치 및 그 테스트 방법에 관한 것이다.
일반적인 반도체 메모리 장치는 하나의 입출력 라인을 공유하기 때문에 라이트 동작중 리드 동작을 수행할 수 없다. 따라서 반도체 메모리 장치의 테스트시 또한 라이트 동작이 완료된 후 리드 동작을 수행하거나 리드 동작이 완료된 후 라이트 동작을 수행하여야 한다.
이에 반도체 메모리 장치의 테스트시 리드와 라이트 동작을 함께 수행하도록 두개의 입출력 라인을 사용하여 테스트하면 종래의 테스트 시간을 단축시킬 수 있다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 테스트시 리드와 라이트 동작을 함께 수행하는 반도체 메모리 장치 및 그 테스트 방법을 제공함에 그 목적이 있다.
본 발명에 따른 반도체 메모리 장치는 제 1 뱅크 그룹, 제 2 뱅크 그룹, 상기 제 1 뱅크 그룹에만 리드 또는 라이트 하기 위한 제 1 뱅크 그룹 전용 입출력 라인, 상기 제 2 뱅크 그룹에만 리드 또는 라이트 하기 위한 제 2 뱅크 그룹 전용 입출력 라인, 및 상기 제 1 뱅크 그룹 전용 입출력 라인 및 상기 제 2 뱅크 그룹 전용 입출력 라인을 선택하기 위한 멀티플렉서부를 포함한다.
또한, 제 1 뱅크 그룹, 제 2 뱅크 그룹, 제 1 뱅크 전용 입출력 라인, 및 제 2 뱅크 전용 입출력 라인을 구비하는 반도체 메모리 장치 테스트 방법으로서, 상기 반도체 메모리 장치 테스트 방법은 상기 제 1 뱅크 그룹에는 상기 제 1 뱅크 전용 입출력 라인만을 통해 리드 또는 라이트 동작의 테스트를 수행하고, 상기 제 2 뱅크 그룹에는 상기 제 2 뱅크 전용 입출력 라인만을 통해 리드 또는 라이트 동작의 테스트를 함께 수행하는 방법을 포함한다.
이하, 본 발명에 따른 반도체 메모리 장치의 바람직한 일실시예를 첨부도면 에 의거하여 상세하게 설명하면 다음과 같다. 이때, 제 1 뱅크 그룹 전용 입출력 라인과 제 2 뱅크 그룹 전용 입출력 라인은 반도체 메모리 테스트시 테스트용으로 사용되는 입출력 라인이다.
도 1은 본 발명의 테스트 방법을 위한 반도체 메모리 장치의 블록도이다. 이하 도 1의 반도체 메모리 장치의 블록도는 본 발명의 테스트 방법을 설명하는 일실시예일뿐 이에 한정하지 않는다.
본 발명에 따른 반도체 메모리 장치는 제 1 뱅크 그룹(Group 0), 제 2 뱅크 그룹(Group 1), 상기 제 1 뱅크 그룹(Group 0)에만 리드 또는 라이트 하기 위한 제 1 뱅크 그룹 전용 입출력 라인(test-GIO line-1), 상기 제 2 뱅크 그룹(Group 1)에만 리드 또는 라이트 하기 위한 제 2 뱅크 그룹 전용 입출력 라인(test-GIO line-2), 및 상기 제 1 뱅크 그룹 전용 입출력 라인(test-GIO line-1) 및 상기 제 2 뱅크 그룹 전용 입출력 라인(test-GIO line-2)을 선택하기 위한 멀티플렉서부(mux-1, mux-2)를 포함한다.
상기 제 1 뱅크 그룹(Group 0)은 0번 내지 4번 뱅크(Bank 0, Bank 1, Bank 2, Bank 3)와 8번 내지 11번 뱅크(Bank 8, Bank 9, Bank 10, Bank11)를 포함한다.
상기 제 2 뱅크 그룹(Group 1)은 4번 내지 7번 뱅크(Bank 4, Bank 5, Bank 6, Bank 7)와 12번 내지 15번 뱅크(Bank 12, Bank 13, Bank 14, Bank 15)를 포함한다.
상기 제 1 뱅크 그룹 전용 입출력 라인(test-GIO line-1)은 상기 제 1 뱅크 그룹(Group 0)에만 데이터를 리드 또는 라이트한다.
상기 제 2 뱅크 그룹 전용 입출력 라인(test-GIO line-2)은 상기 2 번 뱅크 그룹(Group 1)에만 데이터를 리드 또는 라이트한다.
상기 멀티플렉서부(mux-1, mux-2)는 라이트 명령(WT)에 응답하여 상기 제 1 및 제 2 뱅크 그룹 전용 입출력 라인(test-GIO line-1, test-GIO line-2)을 선택하는 제 1 멀티플렉서(mux-1)와 리드 명령(RD)에 응답하여 상기 제 1 및 제 2 뱅크 그룹 전용 입출력 라인(test-GIO line-1, test-GIO line-2)을 선택하는 제 2 멀티플렉서(mux-2)를 포함한다.
상기 제 1 멀티플렉서(mux-1)는 라이트 명령(WT)을 입력 받아 입력 버퍼(in-buffer)와 연결시킬 상기 제 1 뱅크 그룹 전용 입출력 라인(test-GIO line-1) 또는 상기 제 2 뱅크 그룹 전용 입출력 라인(test-GIO line-2)을 선택한다. 이때, 상기 제 1 멀티플렉서(mux-1)는 라이트 명령(WT)에 대응하여 지정된 상기 제 1 또는 제 2 뱅크 그룹(Group 0, Group 1)에서 가장 가까운 상기 제 1 또는 제 2 뱅크 그룹 전용 입출력 라인(test-GIO line-1, test-GIO line-2)을 우선적으로 선택한다. 예를 들어, 상기 제 1 뱅크 그룹(Group 0)은 상기 제 1 뱅크 전용 입출력 라인(test-GIO line-1)을 통하여 리드 또는 라이트 동작을 하며, 상기 제 2 뱅크 그룹(Group 1)은 상기 제 2 뱅크 전용 입출력 라인(test-GIO line-2)을 통하여 리드 또는 라이트 동작을 수행한다. 이와 같은 반도체 메모리 장치는 상기 제 1 뱅크 그룹(Group 0)에 리드 또는 라이트 명령(RD, WT)에 따라 데이터를 입출력하는 입출력 라인과 상기 제 2 뱅크 그룹(Group 1)에 리드 또는 라이트 명령(RD, WT)에 따라 데이터를 입출력하는 입출력 라인이 존재한다는 것이며, 상기 제 1 멀티플렉서(mux-1)는 두 개의 입출력 라인중 라이트 명령(WT)에 대응하여 상기 제 1 뱅크 그룹(Group 0)에서 가장 가까운 입출력 라인을 상기 제 1 뱅크 그룹 전용 입출력 라인(test-GIO line-1)으로 사용할 수 있다는 의미이다. 또한 상기 제 2 멀티플렉서(mux-2)는 리드 명령(RD)에 대응하여 지정된 상기 제 1 또는 제 2 뱅크 그룹(Group 0, Group 1)에서 가장 가까운 상기 제 1 또는 제 2 뱅크 그룹 전용 입출력 라인(test-GIO line-1, test-GIO line-2)을 우선적으로 선택한다. 예를 들어, 상기 제 1 뱅크 그룹(Group 0)은 상기 제 1 뱅크 전용 입출력 라인(test-GIO line-1)을 통하여 리드 또는 라이트 동작을 수행하며 상기 제 2 뱅크 그룹(Group 1)은 상기 제 2 뱅크 전용 입출력 라인(test-GIO line-2)을 통하여 리드 또는 라이트 동작을 수행한다. 이와 같은 반도체 메모리 장치는 상기 제 1 뱅크 그룹(Group 0)에 리드 또는 라이트 명령(RD, WT)에 따라 데이터를 입출력하는 입출력 라인과 상기 제 2 뱅크 그룹(Group 1)에 리드 또는 라이트 명령(RD, WT)에 따라 데이터를 입출력하는 입출력 라인이 존재한다는 것이며, 상기 제 2 멀티플렉서(mux-2)는 두개의 입출력 라인중 리드 명령(RD)에 대응하여 상기 제 2 뱅크 그룹(Group 1)에서 가장 가까운 입출력 라인을 상기 제 2 뱅크 그룹 전용 입출력 라인(test-GIO line-2)으로 사용할 수 있다는 의미이다. 한편, 상기 제 1 멀티플렉서(mux-1)가 상기 제 1 뱅크 그룹 전용 입출력 라인(test-GIO line-1)을 선택하면 상기 제 2 멀티플렉서(mux-2)는 상기 제 2 뱅크 전용 입출력 라인(test-GIO line-2)을 선택한다. 또한, 상기 제 1 멀티플렉서(mux-1)가 상기 제 2 뱅크 그룹 전용 입출력 라인(test-GIO line-2)을 선택하면 상기 제 2 멀티플렉서(mux-2)는 상기 제 1 뱅크 그룹 전용 입출력 라인(test-GIO line-1)을 선택한다. 이는 상기 제 1 뱅크 그룹(Group 0)이 라이트 동작으로 데이터를 입력 받을 때 상기 제 2 뱅크 그룹(Group 1)은 리드 동작으로 데이터를 출력할 수 있다는 것이다. 반대로 상기 제 1 뱅크 그룹(Group 0)이 리드 동작으로 데이터를 출력할 때 상기 제 2 뱅크 그룹(Group 1)은 라이트 동작으로 데이터를 출력할 수 있다는 것이다.
상기 입력 버퍼(in-buffer)는 데이터 입력핀으로 입력된 데이터를 상기 제 1 또는 제 2 뱅크 전용 입출력 라인(test-GIO line-1, test-GIO line-2)을 통해 상기 제 1 뱅크 그룹(Group 0) 또는 상기 제 2 뱅크 그룹(Group 1)에 전달한다.
상기 출력 버퍼(out-buffer)는 상기 제 1 뱅크 그룹(Group 0) 또는 상기 제 2 뱅크 그룹(Group 1)에 저장된 데이터를 상기 제 1 또는 제 2 뱅크 전용 입출력 라인(test-GIO line-1, test-GIO line-2)을 통해 데이터 출력핀으로 전달한다.
이와 같이 구성된 반도체 메모리 장치를 테스트하는 방법은 다음과 같다.
본 발명은 제 1 뱅크 그룹(Group 0), 제 2 뱅크 그룹(Group 1), 제 1 뱅크 전용 입출력 라인(test-GIO line-1), 및 제 2 뱅크 전용 입출력 라인(test-GIO line-2)을 구비하는 반도체 메모리 장치의 테스트 방법으로서, 상기 반도체 메모리 장치 테스트 방법은 상기 제 1 뱅크 그룹(Group 0)에는 상기 제 1 뱅크 전용 입출력 라인(test-GIO line-1)만을 통해 리드 또는 라이트 동작의 테스트를 수행하고, 상기 제 2 뱅크 그룹(Group 1)에는 상기 제 2 뱅크 전용 입출력 라인(test-GIO line-2)만을 통해 리드 또는 라이트 동작의 테스트를 수행하는 방법을 포함한다.
상기 반도체 메모리 장치 테스트 방법은 상기 제 1 뱅크 전용 입출력 라인(test-GIO line-1)에 리드 동작을 수행케 하는 경우 상기 제 2 뱅크 전용 입출력 라인(test-GIO line-2)에 라이트 동작을 함께 수행케 한다.
또한, 상기 반도체 메모리 장치 테스트 방법은 상기 제 1 뱅크 전용 입출력 라인(test-GIO line-1)에 라이트 동작을 수행케 하는 경우 상기 제 2 뱅크 전용 입출력 라인(test-GIO line-2)에 리드 동작을 함께 수행케 한다.
이때, 각각의 상기 제 1 및 제 2 뱅크 그룹(Group 0, Group 1)에서 가장 가까운 상기 제 1 및 제 2 뱅크 전용 입출력 라인(test-GIO line-1, test-GIO line-2)을 통해 리드 또는 라이트 동작이 함께 이루어지도록 한다.
도 2는 본 발명의 테스트 방법을 도 1에 적용한 타이밍도이다. 이때, 제 1 뱅크 그룹 전용 입출력 라인과 제 2 뱅크 그룹 전용 입출력 라인을 이하에서는 편의상 간단히 제 1 입출력 라인과 제 2 입출력 라인이라 칭한다.
반도체 메모리 장치의 테스트시 즉, 액티브 신호(ACT)가 입력된 후 테스트 신호(TEST)가 인에이블되고 데이터 입력핀으로 입력된 제 1 데이터가 제 1 입출력 라인(test-GIO line-1)을 통하여 지정된 제 1 뱅크 그룹(Group 0)에 라이트 된다. 상기 제 1 뱅크 그룹(Group 0)에 라이트 동작이 완료되면 상기 데이터 입력핀으로 입력된 제 2 데이터가 상기 제 2 입출력 라인(test-GIO line-2)을 통하여 제 2 뱅크 그룹(Group 1)에 라이트된다. 이때, 상기 제 2 뱅크 그룹(Group 1)에 상기 제 2 데이터가 라이트되는 동안 상기 제 1 뱅크 그룹(Group 0)에 저장된 상기 제 1 데이터가 상기 제 1 입출력 라인(test-GIO line-1)을 통하여 출력 즉, 리드된다. 도 2는 상기 제 2 뱅크 그룹(Group 1)에 상기 제 2 데이터를 입력하라는 라이트 명령(WT1)이 입력되어 상기 제 2 뱅크 그룹(Group 1)이 라이트 동작을 수행하는 동안 상기 제 1 뱅크 그룹(Group 0)에 저장된 상기 제 1 데이터를 리드하라는 리드 명령(RD0)이 입력되고 상기 제 1 입출력 라인(test-GIO line-1)을 통해 상기 제 1 데이터가 출력되는 것을 보여준다.
이러한 동작은 하나의 테스트를 수행하는 데 있어서 그 테스트 시간을 짧게 할뿐만 아니라 두개의 다른 테스트 모드를 동시에 적용할 수 있도록 한다.
예를 들어, 상기 제 1 또는 제 2 뱅크 그룹(Group 0, Group 1)을 테스트할 경우 종래의 테스트 방법은 상기 제 1 뱅크 그룹(Group 0)에 데이터를 라이트후 리드하고 이것이 종료된 후 상기 제 2 뱅크 그룹(Group 1)에 데이터를 라이트하고 리드하여야 했다. 하지만 본 발명의 테스트 방법을 이용하면 상기 제 1 뱅크 그룹(Group 0)이 라이트 동작후 리드 동작과 함께 상기 제 2 뱅크 그룹(Group 1)에 데이터를 라이트시킬 수 있어, 종래의 테스트 방법에 비해 본 발명의 테스트 방법은 하나의 테스트를 수행함에 있어서 테스트 시간을 줄일 수 있다.
또한, 상기 제 1 뱅크 그룹(Group 0)이 상기 제 1 데이터를 이용하여 라이트 동작 다음 리드 동작을 수행하는 제 1 테스트를 수행하는 동안 상기 제 2 뱅크 그룹(Group 1) 또한 상기 제 2 데이터를 이용하여 제 2 테스트를 수행할 수 있다. 이것은 두개의 상기 제 1 및 제 2 입출력 라인(test-GIO line-1, test-GIO line-2)을 사용하여 상기 제 1 뱅크 그룹(Group 0)과 상기 제 2 뱅크 그룹(Group 1)이 각각 따로 리드와 라이트 동작을 수행할 수 있기 때문이다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것 을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 따른 반도체 메모리 장치 및 그 테스트 방법은 반도체 메모리 장치의 테스트시 테스트 시간을 줄이는 효과가 있다.
Claims (9)
- 제 1 뱅크 그룹;제 2 뱅크 그룹;상기 제 1 뱅크 그룹에만 리드 또는 라이트 하기 위한 제 1 뱅크 그룹 전용 입출력 라인;상기 제 2 뱅크 그룹에만 리드 또는 라이트 하기 위한 제 2 뱅크 그룹 전용 입출력 라인; 및상기 제 1 뱅크 그룹 전용 입출력 라인 및 상기 제 2 뱅크 그룹 전용 입출력 라인을 선택하기 위한 멀티 플렉서부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 멀티플렉서부는 상기 제 1 뱅크 그룹 전용 입출력 라인에 리드 동작을 수행케하는 경우 상기 제 2 뱅크 그룹 전용 입출력 라인에 라이트 동작을 함께 수행케 하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 멀티플렉서부는상기 제 1 뱅크 그룹 전용 입출력 라인에 라이트 동작을 수행케 하는 경우 상기 제 2 뱅크 그룹 전용 입출력 라인에 리드 동작을 함께 수행케 하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 내지 3 항중 어느 한 항에 있어서,상기 멀티플렉서부는입출력 라인중 상기 제 1 뱅크 그룹에서 가장 가까운 입출력 라인을 상기 제 1 뱅크 그룹 전용 입출력 라인으로 선택하여 리드 또는 라이트 동작이 이루어지도록하고,입출력 라인중 상기 제 2 뱅크 그룹에서 가장 가까운 입출력 라인을 상기 제 2 뱅크 그룹 전용 입출력 라인으로서 선택하여 리드 또는 라이트 동작이 이루어지도록 하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항 내지 제 3 항중 어느 한 항에 있어서,상기 멀티플렉서부는라이트 명령을 입력 받아 상기 제 1 및 제 2 뱅크 전용 입출력 라인중 한 개의 입출력 라인을 선택하는 제 1 멀티플렉서, 및리드 명령을 입력 받아 상기 제 1 및 제 2 뱅크 전용 입출력 라인중 한 개의 입출력 라인을 선택하는 제 2 멀티플렉서를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 뱅크 그룹, 제 2 뱅크 그룹, 제 1 뱅크 전용 입출력 라인, 및 제 2 뱅크 전용 입출력 라인을 구비하는 반도체 메모리 장치 테스트 방법으로서,상기 제 1 뱅크 그룹에는 상기 제 1 뱅크 전용 입출력 라인만을 통해 리드 또는 라이트 동작의 테스트를 수행하고,상기 제 2 뱅크 그룹에는 상기 제 2 뱅크 전용 입출력 라인만을 통해 리드 또는 라이트 동작의 테스트를 수행하는 것을 특징으로 하는 반도체 메모리 장치 테스트 방법.
- 제 6 항에 있어서,상기 제 1 뱅크 전용 입출력 라인에 리드 동작을 수행케 하는 경우 상기 제 2 뱅크 전용 입출력 라인에 라이트 동작을 함께 수행케 하는 것을 특징으로 하는 반도체 메모리 장치 테스트 방법.
- 제 6 항에 있어서,상기 제 1 뱅크 전용 입출력 라인에 라이트 동작을 수행케 하는 경우 상기 제 2 뱅크 전용 입출력 라인에 리드 동작을 함께 수행케 하는 것을 특징으로 하는 반도체 메모리 장치 테스트 방법.
- 제 6 항 내지 제 8 항중 어느 한 항에 있어서,입출력 라인중 상기 제 1 뱅크 그룹에서 가장 가까운 입출력 라인을 상기 제 1 뱅크 그룹 전용 입출력 라인으로 선택하여 리드 또는 라이트 동작이 이루어지도록하고,입출력 라인중 상기 제 2 뱅크 그룹에서 가장 가까운 입출력 라인을 상기 제 2 뱅크 그룹 전용 입출력 라인으로 선택하여 리드 또는 라이트 동작이 이루어지도록하여,상기 제 1 뱅크 그룹이 리드 동작을 수행할 때 상기 제 2 뱅크 그룹이 라이트 동작을 수행할 수 있고 상기 제 1 뱅크 그룹이 라이트 동작을 수행할 때 상기 제 2 뱅크 그룹이 리드 동작을 수행할 수 있도록 하는 것을 특징으로 하는 반도체 메모리 장치의 테스트 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060089381A KR100821579B1 (ko) | 2006-09-15 | 2006-09-15 | 반도체 메모리 장치 및 그 테스트 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060089381A KR100821579B1 (ko) | 2006-09-15 | 2006-09-15 | 반도체 메모리 장치 및 그 테스트 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080024786A KR20080024786A (ko) | 2008-03-19 |
| KR100821579B1 true KR100821579B1 (ko) | 2008-04-15 |
Family
ID=39412972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060089381A KR100821579B1 (ko) | 2006-09-15 | 2006-09-15 | 반도체 메모리 장치 및 그 테스트 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100821579B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120109841A (ko) | 2011-03-28 | 2012-10-09 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이를 포함하는 메모리 시스템 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5295101A (en) | 1992-01-31 | 1994-03-15 | Texas Instruments Incorporated | Array block level redundancy with steering logic |
| KR20000043105A (ko) * | 1998-12-28 | 2000-07-15 | 윤종용 | 전류소모가 최소화된 메모리장치 및 이에 사용되는 클럭 발생회로 |
| KR20030057951A (ko) * | 2001-12-29 | 2003-07-07 | 삼성전자주식회사 | 메모리 뱅크들이 로드 트랜지스터를 공유하는 디램 반도체장치 |
| KR20050054589A (ko) * | 2003-12-05 | 2005-06-10 | 삼성전자주식회사 | 패킷 어드레싱 방식의 프로그래머블 듀얼 포트 메모리장치 및 그 패킷 어드레싱 방법 |
-
2006
- 2006-09-15 KR KR1020060089381A patent/KR100821579B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5295101A (en) | 1992-01-31 | 1994-03-15 | Texas Instruments Incorporated | Array block level redundancy with steering logic |
| KR20000043105A (ko) * | 1998-12-28 | 2000-07-15 | 윤종용 | 전류소모가 최소화된 메모리장치 및 이에 사용되는 클럭 발생회로 |
| KR20030057951A (ko) * | 2001-12-29 | 2003-07-07 | 삼성전자주식회사 | 메모리 뱅크들이 로드 트랜지스터를 공유하는 디램 반도체장치 |
| KR20050054589A (ko) * | 2003-12-05 | 2005-06-10 | 삼성전자주식회사 | 패킷 어드레싱 방식의 프로그래머블 듀얼 포트 메모리장치 및 그 패킷 어드레싱 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080024786A (ko) | 2008-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100295046B1 (ko) | 개선된싱크로너스디램과로직이하나의칩에병합된반도체장치 | |
| US7911861B2 (en) | Semiconductor memory device and method of testing semiconductor memory device | |
| US7765442B2 (en) | Memory device testable without using data and dataless test method | |
| US20100027354A1 (en) | Semiconductor memory device and method for testing same | |
| JP2003229000A5 (ko) | ||
| JP2004520673A (ja) | 埋設不揮発性メモリの自己診断装置を備える集積回路及び関連する診断方法 | |
| CN104424995B (zh) | 半导体器件及其操作方法 | |
| KR101295655B1 (ko) | 시험 장치 및 시험 방법 | |
| KR20160121270A (ko) | 반도체 장치 및 그 테스트 방법 | |
| KR100821579B1 (ko) | 반도체 메모리 장치 및 그 테스트 방법 | |
| US6728147B2 (en) | Method for on-chip testing of memory cells of an integrated memory circuit | |
| KR101004683B1 (ko) | 반도체 메모리장치 | |
| KR100208043B1 (ko) | 시험 패턴 발생기 | |
| KR100336951B1 (ko) | 병렬블럭기입동작을사용하여메모리회로를테스팅하기위한방법및장치 | |
| KR100902123B1 (ko) | 어드레스 트레이닝 모드 동작을 하는 반도체 메모리장치. | |
| JP2007179731A (ja) | メモリロジック複合半導体装置及びメモリテスト方法 | |
| KR20080006711A (ko) | 내장형 자체 테스트 회로를 구비한 반도체 메모리 장치 | |
| KR100830959B1 (ko) | 낸드 플래쉬 메모리 소자의 테스트 장치 | |
| CN105468535A (zh) | 一种NAND Flash的数据处理方法及装置 | |
| TWI408392B (zh) | 增加晶片測試效率的裝置及其方法 | |
| JP3348632B2 (ja) | 高速試験機能つきメモリ | |
| JP2005345239A (ja) | Ｉｃテスタ | |
| KR100425692B1 (ko) | 프로세서의 외부 메모리 억세스 장치 | |
| KR20000015773U (ko) | 내장형 자체 검사 회로를 내장한 메모리 디바이스 | |
| CN205281481U (zh) | 一种NAND Flash的数据处理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |