JPWO2002056043A1 - 半導体デバイス試験装置及びその方法 - Google Patents
半導体デバイス試験装置及びその方法 Download PDFInfo
- Publication number
- JPWO2002056043A1 JPWO2002056043A1 JP2002556244A JP2002556244A JPWO2002056043A1 JP WO2002056043 A1 JPWO2002056043 A1 JP WO2002056043A1 JP 2002556244 A JP2002556244 A JP 2002556244A JP 2002556244 A JP2002556244 A JP 2002556244A JP WO2002056043 A1 JPWO2002056043 A1 JP WO2002056043A1
- Authority
- JP
- Japan
- Prior art keywords
- cycle
- test
- pattern
- stretch
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
高速パターン試験における当該テストサイクル長より長い周期のデータを周期データ記憶器41に設定しておき、パターン発生用メモリ16のサイクルストレッチ設定部16Eのサイクルストレッチを行うべきアドレス位置にフラグ1を立て、高速パターン試験信号を印加して、アドレスカウンタ14のアドレスにより、フラグ1が読み出されると、切替部42が制御されて、テストサイクルメモリ34の読み出しデータに代えて設定器44の設定データをテストサイクル発生器36に供給してそのテストサイクル周期を長くする。
Description
技術分野
この発明は半導体集積回路などの半導体デバイスの試験、特に一連のテストパターンにおいて各テストパターンのテスト周期を伸ばす、いわゆるサイクルストレッチで順次テスト周期をのばして、試験してどのファンクションブロックで不良が発生しているかを調べる機能を備える半導体デバイス試験装置及び半導体デバイス試験方法に関する。
背景技術
図1に従来の半導体デバイス試験装置の概略を示し、特にパターン発生器10についてはその内部機能構成をも示す。パターン発生器10は、切替え器12、アドレスカウンタ14、パターン発生用メモリ16及び制御部18を備える。パターン発生用メモリ16にはテストパターン格納部16Aと、コントロールパターン格納部16Bと、オペランド格納部16Cと、コマンド格納部16Dとが設けられ、これら各格納部16A,16B,16C,16Dにテストパターン24A、コントロールパターン24B、オペランド22、オペコード(オペレーション コード)20がそれぞれ格納される。ここでオペコード20は分岐命令などのシーケンス制御命令(インストラクション)であり、オペランド22はオペコード20に従ったシーケンスを実行する際に必要な補助的データ(例えばジャンプ先のアドレスなど)である。また、テストパターン24Aは被試験デバイスDUTの故障の有無を検査するために用意するテストパターン信号と、テストパターン信号の入力に対して正常なデバイス応答として期待される期待値パターン信号を含む。
従来のパターン発生器10において、テストパターン24Aと、コントロールパターン24Bを発生する各構成の動作について説明する。まず、外部から切替え器12を通じて、スタートアドレス26がアドレスカウンタ14にプリセットされる。このスタートアドレス26によりパターン発生用メモリ16がアクセスされ、パターン発生用メモリ16のスタートアドレス26に格納されたコマンド20、オペランド22、テストパターン24A、コントロールパターン24Bが読み出される。読み出されたテストパターン24Aは波形整形器27で実波形を持つテストパターン信号に変換されドライバDRを介して被試験デバイスDUTに印加される。また、テストパターン24Aに含まれる期待値パターンは論理比較器28に供給される。被試験デバイスDUTのテストパターン信号の印加に対する応答出力信号がコンパレータCPにより高レベル電圧及び低レベル電圧と比較されて論理比較器28に供給される。
コントロールパターン24Bはタイミングメモリ30と、テストサイクルメモリ34とに供給される。タイミングメモリ30はコントロールパターン24B中のタイミングパターンに従って、被試験デバイスDUTに印加するテストパターン信号の立上がり及び立下りのタイミングと、被試験デバイスDUTの応答出力信号を期待値パターンと比較するためのタイミング、いわゆるストローブタイミングとを規定するタイミングデータを出力し、このタイミングデータをタイミング発生器32に入力し、タイミング発生器32から波形整形器27と論理比較器28に各種のタイミングを持つタイミングクロックを印加する。なおストローブタイミングパルスはコンパレータCPへ印加され、そのタイミングでコンパレータCPの比較結果が出力されることもある。
テストサイクルメモリ34はコントロールパターン24Bの中のテストサイクルデータに従って、各テストサイクルの長さTiを示す周期(時間)データを出力し、この周期データをテストサイクル発生器36に送り、テストサイクル発生器36から各テストサイクルの周期Tiの長さ周期信号を発生させる。発生した周期信号はタイミング発生器32へ供給され、そのテストサイクル周期信号Ti内で、前記入力されたタイミングデータに応じた各種のタイミングクロックが発生する。またこの周期Tiはパターン発生器10の動作周期になるものであり、制御部18へも供給され、制御部18は次のテストパターンなどの発生のためのアドレス制御を行う。
なお図1では被試験デバイスDUTの1つのピンについてのみ示したが、各ピンについて同様の構成でテストパターン信号の印加と、応答出力信号と期待値パターンの比較を行うようにされている。
最近の傾向として半導体デバイスに高速化が要求されている。このために半導体デバイスを試験する場合も高速テストパターン信号を被試験デバイスDUTに印加し、試験を行う必要がある。従って、テストサイクルの周期(時間)Tiは短い時間に設定される傾向にある。
被試験半導体デバイスDUTの回路構造が、例えば図2に示すように機能ブロックF1,F2,F3,F4がそれぞれ、フリップフロップFF2,FF3,FF4を介して縦続接続されて構成され、その或る機能ブロックが不良であった場合には、入力端子INから入力されたテストパターン信号はフリップフロップFF1を介して機能ブロックへ受け渡され、各クロックごとに各機能ブロックの出力が次の機能ブロックへ受け渡される。入力端子INから入力されたテストパターン信号が機能ブロックF4の出力としてフリップフロップFF5を介して出力端子OUTに到達するまでに不良機能ブロックで変形されてしまうため、出力端子OUTから出力される応答出力信号は期待値パターンと一致せず、フェイル(不良)と判定される。
被試験デバイスDUTの不良の原因には各種考えられるが、その一つとしてデバイス設計時のタイミング仕様を満足しない機能ブロックがあってその機能ブロックと次段の機能ブロックとの間でデータの授受が正しく達成できず、これが原因でフェイルが発生することがある。このようなフェイルがどの機能ブロックで発生しているかを検出するために、サイクルストレッチと呼ばれる試験方法が採られている。
このサイクルストレッチとは、予め高速試験パターン信号で試験を行った結果、出力がフェイルになっている機能ブロックの縦続接続回路に印加された一連のテストパターン信号をその機能ブロック縦続接続回路に印加するが、その際に、その1つのテストサイクルだけ周期を、通常の高速試験におけるテストサイクル周期よりも長くしたサイクルストレッチを行って、その機能ブロックの縦続接続回路の出力がフェイルか否かを調べ、前記サイクルストレッチを、1テストサイクルづつ順次ずらし、例えば一連のテストパターン信号の第1テストサイクルから第2テストサイクル、第3テストサイクル…と順次ずらして試験を行い、フェイルからパス(良)になったら、初段の機能ブロックが、それまでにサイクルストレッチを行った回数分だけ後段の機能ブロックがタイミング仕様を満していないと判断する。
図2乃至図7を用いてサイクルストレッチ試験方法の概要を簡単に説明する。図2に示した機能ブロックの縦続接続回路において、入力端子INから2段目の機能ブロックF2が高速動作が不能で高速パターン信号試験(通常の試験)では誤動作する場合について説明する。
第1,第2,…の各テストサイクルにおいて周期データT1,T2,T3,T2の順に周期が規定されたクロックCLK1,CLK2,CLK3,CLK4,…が全フリップフロップFF1,FF2,…FF5に与えられ、これらの各クロックCLK1,CLK2,CLK3,CLK4,…ごとに機能ブロックF1からF2へ、F2からF3へ、F3からF4へと各機能ブロックで処理されたデータが順次伝達されるものとする。
図4は図3に示した周期T1,T2,T3,T2,…の順にテストサイクルを実行した場合、つまり通常の高速度テストパターン信号により試験した場合の状態を示す。周期データT1,T2,T3はそれぞれで規定される周期をT1,T2,T3とし、例えばT1<T2<T3であるものとすると、フリップフロップFF1からFF2へのデータaの受け渡しは、周期データT1の周期で行われ、フリップフロップFF2からFF3へのデータaの受け渡しは、周期データT2の周期で行われ、フリップフロップFF3からFF4への処理データaへの受け渡しは周期データT3で行われ、フリップフロップFF4から出力端子OUTへの処理データaの受け渡しは周期データT2の周期で行われる。これらの高速周期データT1,T2,T3による試験では機能ブロックF2が誤動作するものとした場合、その後段の機能ブロックF3,F4に転送される処理データa(×)は、機能ブロックF2で既に変形されてしまうため、第5テストサイクルで出力端子OUTに出力される処理データa(×)は不良FLと判定される。
そこでサイクルストレッチ試験を採用し、まず図5に示すように、第1テストサイクルのみ、サイクルストレッチを行い、その周期データを、例えば高速周期データT1,T2,T3の何れより長い周期データT4(T1<T2<T3<T4)とする。第1テストサイクルでは、データaはフリップフロップFF1に取り込まれて、機能ブロックF1に入力が処理され、機能ブロックF1の出力が第2テストサイクルの初めにフリップフロップFF2に取り込まれて機能ブロックF2に転送される。機能ブロックF1は正常なブロックであるから、処理データaは2段目の機能ブロックF2に正常に処理されて転送されるが、第2テストサイクルの周期長は高速周期データの一つであるT2であるため、この第2テストサイクルの期間内に機能ブロックF2ではその入力データを正常に処理することができず、第3テストサイクルの始めに正常な処理値から変形された不良データa(×)がフリップフロップFF3に取り込まれる。その後この不良データa(×)が機能ブロックF3,F4を順次通じて出力端子OUTに出力されるから、この出力端子OUTに出力されるデータは第5テストサイクルで不良FLと判定される。
次に図6に示すように、第2テストサイクルのみサイクルストレッチを行い、第2テストサイクルでは各機能ブロックでの処理期間をT4と長くする。この場合は第2テストサイクルの周期が十分長いため、機能ブロックF2でその入力データが正しく処理され、第3テストサイクルの始めに機能ブロックF2から正しく処理されたデータa(○)がフリップフロップFF3に取り込まれて機能ブロックF3に入力される。この結果、この正常な処理データa(○)が機能ブロックF3,F4を順次転送されて出力端子OUTに出力され、第5テストサイクルでのその判定結果はパスPAとなる。
このようにサイクルストレッチを第1テストサイクルから順次ずらし、出力端子OUTの出力の判定結果が不良FLから良(パス)PAになった時の、それまで行ったサイクルストレッチT4の回数が2であるから、初段の機能ブロックF1から2段目の機能ブロックF2がタイミング仕様を満していないと判定することができる。
図7は更に第3テストサイクルでサイクルストレッチを行い、各機能ブロックでの処理時間をT4とした場合を示す。この場合には、誤動作を起こす機能ブロックF2における処理データaに対する処理は第2テストサイクルで、高速周期データの一つである周期データT2の期間しか行うことができないため、第3テストサイクルの始めに機能ブロックF2の出力としてフリップフロップFF3に取り込まれたデータは不良データa(×)となり、この不良データa(×)が機能ブロックF4から出力端子OUTに出力されることになり、第5テストサイクルでのその判定結果は不良FLとなる。
同様に第4テストサイクルを周期データT4(サイクルストレッチ)とした場合も、第5テストサイクルでの出力端子OUTの出力は不良FLと判定されることになることは容易に理解されよう。従って、逆に不良FLと判定された第5テストサイクルの1つ前の第4テストサイクルに対してサイクルストレッチを先ず行い、次に第3テストサイクルに対してサイクルストレッチを行うというように、不良と判定されたテストサイクルの1つ前のテストサイクルから最初のテストサイクルへ、順次サイクルストレッチをずらして試験を行い、出力の判定結果が不良FLから良(パス)PAになった時に、サイクルストレッチを行った回数Nに対し、終段の機能ブロックからN段目、図2に示したF2が不良の時は、3回のサイクルストレッチで、不良から良PAとなり、終段から第3段目の機能ブロックF2がタイミング仕様を満していないと判断することもできる。通常は被試験デバイスDUTに印加するテストパターンは多数テストサイクルよりなる長いものであり、各テストサイクルごとにフェイルになったか否かを判定している。従って、フェイルと判定されると、その時のテストサイクルを第M番目とすると、サイクルストレッチはそれより順次逆のぼって、つまりまず第M−1テストサイクルに対しサイクルストレッチを行って試験を行い、次に第M−2テストサイクルに対して試験を行うというようにした方が、早く、不良機能ブロックを判定することができる。
以上の説明から明らかなように、縦続接続された機能ブロックF1,F2,F3,F4の転送に要する時間をストレッチ(伸張)させることを順次ずらして試験を繰り返し行うことにより、周期をストレッチさせた場合に限って正常に動作する機能ブロックを検出することができ、半導体デバイスの開発の資料とすることができる。
上述したサイクルストレッチを実行するには、従来においては、図1中のパターン発生器10に設けたテストサイクルメモリ34に、サイクルストレッチ用周期データ、前記例ではT4を格納し、その後、メモリ16に格納されているテストパターンの、第1テストサイクルに対するアドレスのコントロールパターン24B中のテストサイクルデータをサイクルストレッチ周期データT4に書き替えて試験を行い、つまり第1テストサイクルをサイクルストレッチしてテストを行い、次に前記サイクルストレッチに書き替えたテストサイクルデータを元のテストサイクルデータに戻すと共に第2テストサイクルに対するアドレスのコントロールパターン24B中のテストサイクルデータを周期データT4に書き替えて試験を行い、以下同様に書き替えたテストサイクルデータを元に戻すと共に次のテストサイクルのコントロールパターン24B中のテストサイクルデータをサイクルストレッチデータに書き替えて試験を行うことを順次行い、試験結果が不良FLから良PAになるまで行う。
このように各テストサイクルごとの、テストサイクルデータの書き替えと元のテストサイクルデータに戻すことは、その都度、パターンプログラムを書き替えて元のデータへ戻し、かつその書き替えと元のデータに戻したパターンプログラムを試験装置が読み取ることができる機械言語に翻訳する必要があり、これを各テストサイクルごとに行うため、全体としてこのデータ書き替えとデータ復旧に多くの時間がかかった。またデータ復旧のために元のデータ、例えばT2を退避させておく必要もあった。
また従来ではサイクルストレッチを行うか否かを示すデータとしてその高速パターン試験信号に用いられていない、周期データを、パターン発生用メモリ16の該当するアドレスに書込んだが、テストサイクルデータメモリ34の何れのアドレスにも、周期データが書き込まれている場合は、このメモリ34の内容を見ただけではサイクルストレッチとして用いてよい周期データがあるか、あっても何れのものであるかは不明である。
ところで通常の高速試験パターン信号による試験では、テストサイクルデータとしてどのようなものを使用したかを、チェックしないから、パターン発生用メモリ16のコントロールパターン格納部16Bを読み出して高速試験パターン信号で用いるテストサイクルデータがどれとどれとを使用したかを調べ、前記例では使用しているテストサイクルデータがT1,T2,T3であることを調べ、使用されていない周期データT4を用いることになる。このように使用されていない周期データを探すことは、高速試験パターン信号のテストサイクル数が多い場合は手間と時間がかかる。
例えばテストサイクルメモリ34に記憶できる周期データがT1,T2,T3,T4の4つに制限されるため、仮に試験に必要な周期データの数が「4」であり、格納できる周期データの数が「4」であった場合にはサイクルストレッチに用いるための周期データ、例えばT5をテストサイクルメモリ34に格納することができないことになり、サイクルストレッチ試験を行うことが不可能になる。
この発明の目的は、必要とするテストサイクルにおいて、簡単にサイクルストレッチを実行させることができ、かつサイクルストレッチを行うテストサイクルをテストサイクルごとに順次ずらしても、試験時間がそれ程長くならず、さらにテストサイクルメモリが既に満杯でサイクルストレッチを実行するための周期データを格納することができない状況であっても、サイクルストレッチを実行することができる半導体デバイス試験方法及び半導体デバイス試験装置を提案することにある。
発明の開示
この発明によれば、ストレッチ用周期データが周期データ記憶器に格納され、またサイクルストレッチを行うべきテストサイクルと対応した、被試験デバイスに印加するパターンの発生回数又はパターン発生用メモリのアドレスがストレッチサイクル検出部に設定され、試験の進行により、被試験デバイスに印加されるパターンの回数、又はパターン発生用メモリを読み出すアドレスが、ストレッチサイクル検出部に設定されたものと一致すると、ストレッチサイクル検出部から検出信号が出力され、その検出信号により、テストサイクルメモリの読み出し周期データに代えて、周期データ記憶器に設定されたストレッチ用周期データがテストサイクル発生器へ供給されて、そのストレッチ周期データで決り、少くとも本来の高速試験パターン信号のそのテストサイクルの長さより長い周期を掛けてそのテストサイクルの試験パターンを半導体デバイスに印加する試験、つまりサイクルストレッチが実行される。
一般にはこの一連の高速試験パターン信号中の、パターン発生用メモリの1つのアドレス又はパターン発生回数をストレッチサイクル検出部に設定して試験を行い、その試験結果が不良FLから良PAへ変化するまでサイクルストレッチを実行するテストサイクルを1つずつずらすようにストレッチサイクル検出部に設定する発生パターン回数又はアドレスを変更する。
発明を実施するための最良の形態
図8にこの発明による半導体デバイス試験装置の一実施例を、図1と対応する部分には同一参照符号を付して示す。なお以下の図においても対応する部分には同一参照符号を付けて示す。
この実施例ではパターン発生用メモリ16に設けたコントロールパターン格納部16Bにサイクルストレッチ設定部16Eを併設した点と、サイクルストレッチの際に用いるストレッチ用周期データを格納した周期データ記憶器41を設けた点と、サイクルストレッチ設定部16Eから読み出されたサイクルストレッチ実行パターン24Cを有効にするか無効にするかの制御を行う有効無効化部43を設けた点と、この有効無効化部43が有効としたサイクルストレッチ実行パターンにより、テストサイクルメモリ34に用意した周期データを選択する状態から周期データ記憶器41に用意した周期データを選択する状態に切り替える切替部42とを設けた点とを特徴とする。
サイクルストレッチを実行するかしないかを表わす1ビットのデータがサイクルストレッチ実行設定器44に設定される。この設定器44に例えば「1」論理データを設定することにより、この試験装置はサイクルストレッチを実行する状態に設定される。つまり設定器44がサイクルストレッチ実行に設定されている状態で、サイクルストレッチ設定部16Eから「1」論理のサイクルストレッチ実行パターンが読み出されることにより有効無効化部43は、そのサイクルストレッチ実行パターン「1」を切替部42の制御入力端子Sに入力することにより、切替部42はその出力が入力端子Aの入力から入力端子Bの入力に切り替えられ、入力端子Bに接続されている周期データ記憶器41から周期データがテストサイクル発生器36に転送される。
周期データ記憶器41に記憶したストレッチ用周期データは、サイクルストレッチ用とするために、その高速試験パターン信号中の当該テストサイクルの長さよりも少くとも長い周期となるように選定し、例えばテストサイクルメモリ34に用意した周期データの中の最長の周期より長い値に選定する。サイクルストレッチ設定部16Eにサイクルストレッチを実行すべきテストサイクルに、サイクルストレッチを実行させるためのサイクルストレッチ実行パターン(例えば「1」論理のパターン)を記述しておくだけ、つまり単にフラグを立てるだけでこのテストサイクルでは周期データ記憶器41に格納したストレッチ用周期データに従ってテストサイクルが実行可能となる。
サイクルストレッチ試験を行う場合は、前記例で述べたように、高速パターン信号試験において、例えば第Mテストサイクルでフェイル(不良FL)が検出されると、先ずサイクルストレッチ試験に設定し、つまりサイクルストレッチ実行設定器44に「1」論理データを設定してサイクルストレッチ試験状態とし、先ず第Mテストサイクルの1つ前の第M−1テストサイクルと対応するパターン発生用メモリ16のアドレスのサイクルストレッチ設定部16Eにフラグ「1」を立て試験を行い、次に前記フラグを消去すると共に第M−2テストサイクルと対応するアドレスのサイクルストレッチ設定部16Eにフラグを立てて試験することを順次行うことになる。サイクルストレッチ試験を行わない場合は、サイクルストレッチ実行設定器44に「0」論理データを設定して、サイクルストレッチ実行パターン24Cが読み出されても、これを有効無効化部43で無効化し、切替部42はテストサイクルメモリ34からの周期データをテストサイクル発生器36へ供給するようにされる。
このように、この実施例によればテストパターン格納部16A及びコントロールパターン格納部16Bとは独立したサイクルストレッチ設定部16Eを設け、このサイクルストレッチ設定部16Eのサイクルストレッチを実行すべきテストサイクルに対応したアドレスにサイクルストレッチを実行させるためのパターン、つまりフラグを単に記述すればよいため、パターン発生用のコントロールパターン24Bの記述を変更することなく設定することができる。つまり、サイクルストレッチ設定部16Eではサイクルストレッチを実行したいテストサイクルに対応したアドレスにサイクルストレッチ実行パターン即ち単にフラグを記述し、前回行ったサイクルストレッチと対応するサイクルストレッチ設定部16Eのフラグを消去すれば済むから、その記述の変更はパターンプログラムの機械言語への変換処理を必要としないため簡単に行うことができる。従って、サイクルストレッチの実行サイクルの変更を容易に行うことができるから、半導体デバイスの高速応答が不能な機能ブロックを短時間に検索することができる。
また、この実施例によればサイクルストレッチを実行する場合のストレッチ用周期データをテストサイクルメモリ34とは別に設けた周期データ記憶器41に用意し、かつサイクルストレッチを実行する場合は周期データ記憶器41に設定した周期データが用いられるため、ストレッチ用周期データを任意の値に選定することができる。このために、サイクルストレッチの周期伸張幅を自由に設定できるため周期データ記憶器41に設定するストレッチ用周期データの値を変更することにより、高速応答が不能な機能ブロックがどの程度の速度になると動作できなくなるかを調べることもできる利点が得られる。また従来においてテストサイクルメモリ34に空きがありそこにストレッチ用周期データを書き込んで利用する場合は、タイミングメモリ30にも対応するタイミングデータセットが格納されているため、そのタイミングデータセットを書き込む必要があるが、この実施例では、サイクルストレッチの際に、コントロールパターン24Bによりタイミングメモリ34からタイミングデータが読み出されるため、タイミングメモリ30への書き込みを必要としない。
なお、サイクルストレッチ実行設定器44、有効無効化部43を省略し、通常の高速パターン試験では、サイクルストレッチ設定部16E内のサイクルストレッチ実行パターン24Cを全て「0」とし、サイクルストレッチ試験を行う際に、サイクルストレッチ設定部16Eの必要なアドレスにサイクルストレッチ実行パターン24Cを順次1つづつ「1」として、その読み出し出力を切替部42に直接供給して試験を繰り返し行ってもよい。
図9はこの発明による半導体デバイス試験装置の他の実施例を示す。この実施例では図8に示した実施例と同様に、周期データ記憶器41、切替部42、サイクルストレッチ実行設定器44、有効無効化部43を設ける外に、アドレスカウンタ14からパターン発生用メモリ16に印加されるパターンアドレスを分岐して取り出して一致検出器56へ供給する分岐手段52と、サイクルストレッチを実行すべきパターンアドレスを設定して一致検出器56へ供給するパターンアドレス設定部54と、パターンアドレスの一致を検出する一致検出器56とを設けた構成とした点を特徴とするものである。パターンアドレス設定部54は単なるレジスタでよい。
この実施例ではパターン発生用メモリ16に印加されるパターンアドレスがパターンアドレス設定部54に設定したパターンアドレスと一致すると、一致検出器56はこの状態を検出し、有効無効化部43に一致検出信号を与える。従って、サイクルストレッチ実行設定器44にサイクルストレッチの実行を表す例えば「1」論理データが設定されている場合には、一致検出器56よりの一致検出信号は切替部42に切替制御信号として印加され、この結果、切替部42は周期データ記憶器41に記憶した周期データをテストサイクル発生器36に入力し、サイクルストレッチが実行される。
サイクルストレッチ試験を行うには、例えば第Mテストサイクルで不良FLが発生した場合は、第M−1テストサイクルの時のアドレスカウンタ14が出力するアドレスをパターンアドレス設定部54に設定して一連の試験信号による試験を行い、次に第M−2テストサイクルの時のアドレスカウンタ14が出力するアドレスをパターンアドレス設定部54に設定して同様に試験し、以下、パターンアドレス設定部54に設定するアドレスを、順次1テストサイクル前の時のアドレスカウンタ14が出力するアドレスとして試験を行う。
この実施例ではパターン発生用メモリ16にサイクルストレッチ設定部16Eを新たに設ける必要がなく、既存のパターン発生用メモリ16をそのまま利用することができる。また、この場合も、この実施例は、サイクルストレッチを行うテストサイクルを順次ずらすごとにパターンプログラムの機械言語への変換を行う必要はなく、短時間で試験を行うことができ、かつ、図8に示した実施例が有する他の効果も同様に有する。
この場合もサイクルストレッチ実行設定器44、有効無効化部43を省略して一致検出器56の出力を切替部42の制御信号入力端子Sへ直接供給するようにして、サイクルストレッチ試験を行わない場合は、パターンアドレス設定部54にパターン発生用メモリ16が備えないアドレスを設定するようにしてもよい。
一連の高速試験パターン信号中にループを含むことがある。例えば図10に示すように、テストサイクルが第1、第2、第3、第4と進むに従ってパターン発生用メモリ16に対するアドレスがアドレスカウンタ14からA1、A2、A3、A4と順次発生し、次の第5テストサイクルではループとなり、発生アドレスがA3になり、第6テストサイクルでアドレスがA4になり、第7テストサイクルでアドレスがA5になるというように、アドレスA3、A4が繰り返される1重ループとなっている。このような場合に、第6テストサイクルでサイクルストレッチを行うために、図8に示した実施例においてサイクルストレッチ設定部16EのアドレスA4にフラグ「1」を立てる、あるいは図9に示した実施例でサイクルストレッチ設定部48にアドレスA4を設定すると、第6テストサイクルのみならず、第4テストサイクルでもサイクルストレッチが行われてしまい、この試験で初めて良PAになっても、不良FAになった第Mテストサイクルから、第6テストサイクルまでのテストサイクル数又は第4テストサイクルまでのテストサイクル数だけ、出力段から数えた前段の機能ブロックの何れが不良であるか判断することができない。
このような問題を解決したこの発明装置の実施例を図11に示す。この実施例においても、周期データ記憶器41、切替部42、サイクルストレッチ実行設定器44、有効無効化部43を設け、この外にテストパターンの発生回路を計数して一致検出器50へ出力するパターン計数器46と、サイクルストレッチを実行すべきテストサイクルを規定するパターン発生回数、つまり第何番目のテストサイクルを示す番号を設定して、一致検出器50へ出力するストレッチサイクル設定部48と、パターン計数器46の計数値がストレッチサイクル設定部48に設定した設定値と一致したことを検出して一致検出出力を有効無効化部43へ出力する一致検出器50とを設けた点を特徴とする。
サイクルストレッチ試験を行う場合はサイクルストレッチ実行設定器44に「1」論理データを設定し、サイクルストレッチを行いたいテストサイクルを規定するパターン発生回数をストレッチサイクル設定部48に設定して、一連の高速試験パターン信号による試験を行う。テストパターンの発生回数がストレッチサイクル設定部48に設定した回数(テストサイクルの番号の値)に一致すると一致検出器50は一致信号を出力し、この一致信号が有効無効化部43を通じて切替部42の制御信号入力端子Sに入力され、切替部42の出力は入力端子Aの入力から入力端子Bの入力に切り替わり、この結果、切替部42は周期データ記憶器41に格納しているサイクルストレッチ用の周期データがテストサイクル発生器36に送られる。前述と同様にストレッチサイクル設定部48に設定するパターン発生回数を順次変更して試験を繰り返す。
この実施例の構成によれば、ストレッチサイクル設定部48にサイクルストレッチを実行すべきテストサイクルを決めるパターン発生回数を設定すれば、そのテストサイクルでサイクルストレッチを実行させることができ、ループを含む一連の試験パターン信号の場合も不良機能ブロックを1つずつ判定することができる。ストレッチサイクル設定部48は単に例えばレジスタによって構成することができるから、数値の設定及び変更は容易であり、パターンプログラムの機械言語への変換を、サイクルストレッチのテストサイクルをずらすごとに行う必要はない。従って、サイクルストレッチを実行するテストサイクルを自由にしかも容易に変更できるから、サイクルストレッチにより高速動作が不能な機能ブロックを容易に検索することができる。またパターン発生用メモリ16として既存のものをそのまま使用することができる。
この場合も、サイクルストレッチ実行設定器44、有効無効化部43を省略して、一致検出器50の出力を切替部42の制御信号入力端子Sへ直接供給し、サイクルストレッチ試験を行わない場合は、ストレッチサイクル設定部48に、試験パターン信号にないテストサイクル番号を設定するようにしてもよい。
上述した各実施例ではサイクルストレッチを行う場合に、タイミングメモリ30から読み出したタイミングデータをタイミング発生器32へ供給した。サイクルストレッチを行う場合に、サイクルストレッチと対応してタイミングデータを変更してもよい。
図12にその実施例を示す。この実施例ではタイミングメモリ30からタイミング発生器32を通じて論理比較器28に供給するストローブパルスの位相をサイクルストレッチに同期させて移動させ、サイクルストレッチに合わせて論理比較動作のタイミングをずらし、例えば被試験半導体デバイスDUTの出力信号の立上がりまたは立下りの遅れを検出する或いは被試験半導体デバイスDUTへの入力(クロック、データ)の入力位相を変化させて、入力タイミング不良を検出する等の動作を可能とする。
タイミングメモリ30の出力側に切替部62を設け、この切替部62によりタイミングメモリ30から読み出されるタイミングデータと、タイミング設定器61に設定されたタイミングデータとを切り替える構成とされる。切替部62は、ストレッチサイクル検出部58よりのサイクルストレッチを行うテストサイクルであることの検出出力が有効無効化部63に入力され、有効無効化部63がタイミング変更可否設定器64よりのタイミング変更可状態設定出力により有効とされていると、ストレッチサイクル検出信号が切替部62の制御信号入力端子Sに入力されて、切替部62はタイミングメモリ30の読み出しデータから、タイミング設定器61の設定タイミングデータに切替えられタイミング発生器32へ供給される。
この実施例によれば、論理比較器28における論理比較動作のタイミングをタイミングメモリ30に用意したタイミング以外のタイミングに任意にずらすことができるから、単にサイクルストレッチを施しただけでは検出することができない欠陥、例えば半導体デバイスDUTの出力信号の立上がりまたは立下りのタイミングが遅れて伝達されることにより、不良と判定されるような欠陥又は半導体デバイスDUTへの入力タイミングの不良を検出することができる利点が得られる。従来の装置ではこのようなタイミングの変更を行うには、パターン発生用メモリ16中のサイクルストレッチを行うテストサイクルのアドレスのコントロールパターン24B中のタイミングパターンを変更し、その後、その変更を元に戻す必要があり、つまりパターンプログラムの機械言語への変換が必要となるが、この実施例によればタイミング設定器61に所望のタイミングパターンを設定すればよい。
図12ではタイミング設定器61にはサイクルストレッチの際の、波形整形器27への波形立上がり、又は/及び立下りタイミングと論理比較器28へのストローブパルスのタイミングをそれぞれ決定するタイミングデータを設定したが、その一方のみを設定し、他方は図12中に破線で示すようにタイミングメモリ30からのタイミングデータをタイミング発生器32へ供給するようにしてもよい。
ストレッチサイクル検出部58は、図8に示した実施例ではサイクルストレッチ設定部16Eとその記憶を読み出すアドレスカウンタ14とにより構成され、読み出されたサイクルストレッチ実行パターン24C(フラグ)が「1」の場合が、サイクルストレッチを行うストレッチサイクル検出出力となる。図9に示した実施例ではパターンアドレス設定部54と一致検出器56でストレッチサイクル検出部58が構成され、一致検出器56の出力がストレッチサイクル検出部58の出力となる。図11に示した実施例ではパターン計数器46、ストレッチサイクル設定部48、一致検出器50がストレッチサイクル検出部58を構成し、一致検出器50の出力がストレッチサイクル検出部58の出力となる。つまりストレッチサイクル検出部58はストレッチすべきテストサイクル番号、又はこれと対応したアドレスなどを表わすデータが設定され、テストパターンの発生テストサイクルが設定されたデータが表わすテストサイクルになるとストレッチサイクル検出出力を出力するものである。
ストレッチサイクル検出部58はこのような構成であるから、先に述べたように、有効無効化部43及びサイクルストレッチ実行設定器44を省略して、ストレッチサイクル検出部58の出力を切替部42及び62の各制御信号入力端子Sへ直接供給してもよい。またタイミング変更可否設定器64を設け、サイクルストレッチの際にタイミング設定器61のタイミングデータを必要に応じて利用するようにしたが、サイクルストレッチの際は必ずタイミング設定器61のタイミングデータを用いる場合は図12中に破線で示すように、有効無効化部63を省略して有効無効化部43の出力を切替部63の制御信号入力端子Sへ供給すればよい。なお、上述において、必ずしもT1<T2<T3とされることなく例えばT1<T3<T2など利用者が決定する。
次にこの発明による半導体デバイス試験方法の実施例、つまり図8、図9、図11及び図12に示した実施例の処理手順を図13を参照して説明する。
まず高速パターン試験を行い、不良(フェイル)が発生したテストサイクルを求める。その後サイクルストレッチ試験を行う。まず、ステップS1でサイクルストレッチ実行設定器44に「1」論理データを設定してサイクルストレッチ可能状態にする。
またタイミングデータも変更したい場合はステップS2で設定器64に「1」論理を設定して、タイミング変更可能状態にする。サイクルストレッチを行う際に、必ずタイミング変更も行う場合はステップS2を省略し、図12中の破線で示すように有効無効化部43の出力により切替部62も制御するようにする。また、前述したように、サイクルストレッチ実行設定器44を省略してもよい状態の場合は、このステップS1、S2は省略する。
次にステップS3でサイクルストレッチを実行するテストサイクルをストレッチサイクル検出部58に設定する。つまり例えば高速パターン試験時において、その開始から前記不良が検出されたまでに、非試験デバイスに印加したパターンの回数より1少ない数を図11中のストレッチサイクル設定部48に設定、又はこの不良検出されたテストサイクル番号と対応するアドレスカウンタ14のアドレスを図9中のパターンアドレス設定部54に設定、あるいは、このアドレスと対応する、図8中のサイクルストレッチ設定部16Eのそのアドレスの箇所にフラグ「1」を立てる。
ステップS4でストレッチ用周期データ、高速パターン試験における当該テストサイクルより長い周期を表わす周期データを周期データ記憶器41に設定し、またサイクルストレッチ試験の際にタイミングデータも変更する場合はステップS5でそのサイクルストレッチの際のタイミングデータをタイミング設定器61に設定する。
その後ステップS6でサイクルストレッチ試験を実行、つまり高速パターン試験信号を用いて試験を行う。その試験結果が良PAでなければ(S7)、ステップS8で現に設定してある実行テストサイクルの1つ前のテストサイクル番号(パターン印加回数)又はこれと対応したアドレスあるいはそのアドレスと対応したフラグ「1」の位置の設定、つまりストレッチサイクル検出部58の設定を更新して、ステップS4に戻る。
ステップS7で試験結果が良PAになれば、ステップS9において、高速パターン試験時に検出したテストサイクル番号と、ステップS7で良PAとなったテストサイクル番号とから不良ブロックが出力端子から何番目の段であるかを判定し、これを試験装置内の記憶部に格納する。
このようにステップS8の後に、その都度、ステップS4でサイクルストレッチ周期データを周期データ記憶器41に設定し、また同様にタイミング変更も行う場合は、タイミングデータをタイミング設定器61に設定したが、当該高速試験パターンで用いられるテストサイクルの周期長の何れよりも長い周期を周期データ記憶器41に設定し、サイクルストレッチ用周期データとして固定のものを用いる場合、必要に応じてストレッチサイクルにおけるタイミングデータも予め決めたものをタイミング設定記61に設定したものを常に用いる場合は、図13中に破線で示すようにステップS8の次にステップS6に戻るようにすればよい。ステップS1とS2、ステップS4とS5はそれぞれ何れを先に行ってもよい。ステップS8からステップS6に戻る場合は、ステップS1〜S4の順は任意でよい。なお、ストレッチ用周期データ及び変更タイミングデータは利用者が適切と思うものを用いる。
以上説明したように、この発明によればパターン発生用メモリ16及びテストサイクルメモリ34の記憶に対し、パターンプログラムを機械言語への変換を伴うように書き替えることなく、任意のテストサイクルで、そのテストサイクルの周期(時間)をサイクルストレッチ(伸張)させて試験を実行させることができ、その設定の変更を容易に行うことができ、かつ短時間でサイクルストレッチ試験を行うことができることになる。
【図面の簡単な説明】
図1は従来の半導体デバイス試験装置の機能構成の例を示すブロック図である。
図2は半導体デバイス中の機能ブロックの縦続接続回路の例を示すブロック図である。
図3は高速パターン試験における各テストサイクルにおける周期の例を示すタイミングチャートである。
図4は各テストサイクルにおける周期と、高速パターン試験における各機能ブロックの入力データとの関係の例を示す図である。
図5は第1テストサイクルをサイクルストレッチした場合の各サイクルにおける各機能ブロックの入力データを示す図である。
図6は第2テストサイクルをサイクルストレッチした場合の図5と対応する図である。
図7は第3テストサイクルをサイクルストレッチした場合の図5と対応する図である。
図8はこの発明装置の実施例の機能構成を示すブロック図である。
図9はこの発明装置の他の実施例の機能構成を示す図である。
図10は試験信号中にループを含む場合のテストサイクル番号とパターン発生用メモリを読み出すアドレスとの関係例を示す図である。
図11はこの発明装置の更に他の実施例の機能構成を示すブロック図である。
図12はこの発明装置の更に他の実施例の機能構成を示す図である。
図13はこの発明方法の実施例の手順を示す流れ図である。
この発明は半導体集積回路などの半導体デバイスの試験、特に一連のテストパターンにおいて各テストパターンのテスト周期を伸ばす、いわゆるサイクルストレッチで順次テスト周期をのばして、試験してどのファンクションブロックで不良が発生しているかを調べる機能を備える半導体デバイス試験装置及び半導体デバイス試験方法に関する。
背景技術
図1に従来の半導体デバイス試験装置の概略を示し、特にパターン発生器10についてはその内部機能構成をも示す。パターン発生器10は、切替え器12、アドレスカウンタ14、パターン発生用メモリ16及び制御部18を備える。パターン発生用メモリ16にはテストパターン格納部16Aと、コントロールパターン格納部16Bと、オペランド格納部16Cと、コマンド格納部16Dとが設けられ、これら各格納部16A,16B,16C,16Dにテストパターン24A、コントロールパターン24B、オペランド22、オペコード(オペレーション コード)20がそれぞれ格納される。ここでオペコード20は分岐命令などのシーケンス制御命令(インストラクション)であり、オペランド22はオペコード20に従ったシーケンスを実行する際に必要な補助的データ(例えばジャンプ先のアドレスなど)である。また、テストパターン24Aは被試験デバイスDUTの故障の有無を検査するために用意するテストパターン信号と、テストパターン信号の入力に対して正常なデバイス応答として期待される期待値パターン信号を含む。
従来のパターン発生器10において、テストパターン24Aと、コントロールパターン24Bを発生する各構成の動作について説明する。まず、外部から切替え器12を通じて、スタートアドレス26がアドレスカウンタ14にプリセットされる。このスタートアドレス26によりパターン発生用メモリ16がアクセスされ、パターン発生用メモリ16のスタートアドレス26に格納されたコマンド20、オペランド22、テストパターン24A、コントロールパターン24Bが読み出される。読み出されたテストパターン24Aは波形整形器27で実波形を持つテストパターン信号に変換されドライバDRを介して被試験デバイスDUTに印加される。また、テストパターン24Aに含まれる期待値パターンは論理比較器28に供給される。被試験デバイスDUTのテストパターン信号の印加に対する応答出力信号がコンパレータCPにより高レベル電圧及び低レベル電圧と比較されて論理比較器28に供給される。
コントロールパターン24Bはタイミングメモリ30と、テストサイクルメモリ34とに供給される。タイミングメモリ30はコントロールパターン24B中のタイミングパターンに従って、被試験デバイスDUTに印加するテストパターン信号の立上がり及び立下りのタイミングと、被試験デバイスDUTの応答出力信号を期待値パターンと比較するためのタイミング、いわゆるストローブタイミングとを規定するタイミングデータを出力し、このタイミングデータをタイミング発生器32に入力し、タイミング発生器32から波形整形器27と論理比較器28に各種のタイミングを持つタイミングクロックを印加する。なおストローブタイミングパルスはコンパレータCPへ印加され、そのタイミングでコンパレータCPの比較結果が出力されることもある。
テストサイクルメモリ34はコントロールパターン24Bの中のテストサイクルデータに従って、各テストサイクルの長さTiを示す周期(時間)データを出力し、この周期データをテストサイクル発生器36に送り、テストサイクル発生器36から各テストサイクルの周期Tiの長さ周期信号を発生させる。発生した周期信号はタイミング発生器32へ供給され、そのテストサイクル周期信号Ti内で、前記入力されたタイミングデータに応じた各種のタイミングクロックが発生する。またこの周期Tiはパターン発生器10の動作周期になるものであり、制御部18へも供給され、制御部18は次のテストパターンなどの発生のためのアドレス制御を行う。
なお図1では被試験デバイスDUTの1つのピンについてのみ示したが、各ピンについて同様の構成でテストパターン信号の印加と、応答出力信号と期待値パターンの比較を行うようにされている。
最近の傾向として半導体デバイスに高速化が要求されている。このために半導体デバイスを試験する場合も高速テストパターン信号を被試験デバイスDUTに印加し、試験を行う必要がある。従って、テストサイクルの周期(時間)Tiは短い時間に設定される傾向にある。
被試験半導体デバイスDUTの回路構造が、例えば図2に示すように機能ブロックF1,F2,F3,F4がそれぞれ、フリップフロップFF2,FF3,FF4を介して縦続接続されて構成され、その或る機能ブロックが不良であった場合には、入力端子INから入力されたテストパターン信号はフリップフロップFF1を介して機能ブロックへ受け渡され、各クロックごとに各機能ブロックの出力が次の機能ブロックへ受け渡される。入力端子INから入力されたテストパターン信号が機能ブロックF4の出力としてフリップフロップFF5を介して出力端子OUTに到達するまでに不良機能ブロックで変形されてしまうため、出力端子OUTから出力される応答出力信号は期待値パターンと一致せず、フェイル(不良)と判定される。
被試験デバイスDUTの不良の原因には各種考えられるが、その一つとしてデバイス設計時のタイミング仕様を満足しない機能ブロックがあってその機能ブロックと次段の機能ブロックとの間でデータの授受が正しく達成できず、これが原因でフェイルが発生することがある。このようなフェイルがどの機能ブロックで発生しているかを検出するために、サイクルストレッチと呼ばれる試験方法が採られている。
このサイクルストレッチとは、予め高速試験パターン信号で試験を行った結果、出力がフェイルになっている機能ブロックの縦続接続回路に印加された一連のテストパターン信号をその機能ブロック縦続接続回路に印加するが、その際に、その1つのテストサイクルだけ周期を、通常の高速試験におけるテストサイクル周期よりも長くしたサイクルストレッチを行って、その機能ブロックの縦続接続回路の出力がフェイルか否かを調べ、前記サイクルストレッチを、1テストサイクルづつ順次ずらし、例えば一連のテストパターン信号の第1テストサイクルから第2テストサイクル、第3テストサイクル…と順次ずらして試験を行い、フェイルからパス(良)になったら、初段の機能ブロックが、それまでにサイクルストレッチを行った回数分だけ後段の機能ブロックがタイミング仕様を満していないと判断する。
図2乃至図7を用いてサイクルストレッチ試験方法の概要を簡単に説明する。図2に示した機能ブロックの縦続接続回路において、入力端子INから2段目の機能ブロックF2が高速動作が不能で高速パターン信号試験(通常の試験)では誤動作する場合について説明する。
第1,第2,…の各テストサイクルにおいて周期データT1,T2,T3,T2の順に周期が規定されたクロックCLK1,CLK2,CLK3,CLK4,…が全フリップフロップFF1,FF2,…FF5に与えられ、これらの各クロックCLK1,CLK2,CLK3,CLK4,…ごとに機能ブロックF1からF2へ、F2からF3へ、F3からF4へと各機能ブロックで処理されたデータが順次伝達されるものとする。
図4は図3に示した周期T1,T2,T3,T2,…の順にテストサイクルを実行した場合、つまり通常の高速度テストパターン信号により試験した場合の状態を示す。周期データT1,T2,T3はそれぞれで規定される周期をT1,T2,T3とし、例えばT1<T2<T3であるものとすると、フリップフロップFF1からFF2へのデータaの受け渡しは、周期データT1の周期で行われ、フリップフロップFF2からFF3へのデータaの受け渡しは、周期データT2の周期で行われ、フリップフロップFF3からFF4への処理データaへの受け渡しは周期データT3で行われ、フリップフロップFF4から出力端子OUTへの処理データaの受け渡しは周期データT2の周期で行われる。これらの高速周期データT1,T2,T3による試験では機能ブロックF2が誤動作するものとした場合、その後段の機能ブロックF3,F4に転送される処理データa(×)は、機能ブロックF2で既に変形されてしまうため、第5テストサイクルで出力端子OUTに出力される処理データa(×)は不良FLと判定される。
そこでサイクルストレッチ試験を採用し、まず図5に示すように、第1テストサイクルのみ、サイクルストレッチを行い、その周期データを、例えば高速周期データT1,T2,T3の何れより長い周期データT4(T1<T2<T3<T4)とする。第1テストサイクルでは、データaはフリップフロップFF1に取り込まれて、機能ブロックF1に入力が処理され、機能ブロックF1の出力が第2テストサイクルの初めにフリップフロップFF2に取り込まれて機能ブロックF2に転送される。機能ブロックF1は正常なブロックであるから、処理データaは2段目の機能ブロックF2に正常に処理されて転送されるが、第2テストサイクルの周期長は高速周期データの一つであるT2であるため、この第2テストサイクルの期間内に機能ブロックF2ではその入力データを正常に処理することができず、第3テストサイクルの始めに正常な処理値から変形された不良データa(×)がフリップフロップFF3に取り込まれる。その後この不良データa(×)が機能ブロックF3,F4を順次通じて出力端子OUTに出力されるから、この出力端子OUTに出力されるデータは第5テストサイクルで不良FLと判定される。
次に図6に示すように、第2テストサイクルのみサイクルストレッチを行い、第2テストサイクルでは各機能ブロックでの処理期間をT4と長くする。この場合は第2テストサイクルの周期が十分長いため、機能ブロックF2でその入力データが正しく処理され、第3テストサイクルの始めに機能ブロックF2から正しく処理されたデータa(○)がフリップフロップFF3に取り込まれて機能ブロックF3に入力される。この結果、この正常な処理データa(○)が機能ブロックF3,F4を順次転送されて出力端子OUTに出力され、第5テストサイクルでのその判定結果はパスPAとなる。
このようにサイクルストレッチを第1テストサイクルから順次ずらし、出力端子OUTの出力の判定結果が不良FLから良(パス)PAになった時の、それまで行ったサイクルストレッチT4の回数が2であるから、初段の機能ブロックF1から2段目の機能ブロックF2がタイミング仕様を満していないと判定することができる。
図7は更に第3テストサイクルでサイクルストレッチを行い、各機能ブロックでの処理時間をT4とした場合を示す。この場合には、誤動作を起こす機能ブロックF2における処理データaに対する処理は第2テストサイクルで、高速周期データの一つである周期データT2の期間しか行うことができないため、第3テストサイクルの始めに機能ブロックF2の出力としてフリップフロップFF3に取り込まれたデータは不良データa(×)となり、この不良データa(×)が機能ブロックF4から出力端子OUTに出力されることになり、第5テストサイクルでのその判定結果は不良FLとなる。
同様に第4テストサイクルを周期データT4(サイクルストレッチ)とした場合も、第5テストサイクルでの出力端子OUTの出力は不良FLと判定されることになることは容易に理解されよう。従って、逆に不良FLと判定された第5テストサイクルの1つ前の第4テストサイクルに対してサイクルストレッチを先ず行い、次に第3テストサイクルに対してサイクルストレッチを行うというように、不良と判定されたテストサイクルの1つ前のテストサイクルから最初のテストサイクルへ、順次サイクルストレッチをずらして試験を行い、出力の判定結果が不良FLから良(パス)PAになった時に、サイクルストレッチを行った回数Nに対し、終段の機能ブロックからN段目、図2に示したF2が不良の時は、3回のサイクルストレッチで、不良から良PAとなり、終段から第3段目の機能ブロックF2がタイミング仕様を満していないと判断することもできる。通常は被試験デバイスDUTに印加するテストパターンは多数テストサイクルよりなる長いものであり、各テストサイクルごとにフェイルになったか否かを判定している。従って、フェイルと判定されると、その時のテストサイクルを第M番目とすると、サイクルストレッチはそれより順次逆のぼって、つまりまず第M−1テストサイクルに対しサイクルストレッチを行って試験を行い、次に第M−2テストサイクルに対して試験を行うというようにした方が、早く、不良機能ブロックを判定することができる。
以上の説明から明らかなように、縦続接続された機能ブロックF1,F2,F3,F4の転送に要する時間をストレッチ(伸張)させることを順次ずらして試験を繰り返し行うことにより、周期をストレッチさせた場合に限って正常に動作する機能ブロックを検出することができ、半導体デバイスの開発の資料とすることができる。
上述したサイクルストレッチを実行するには、従来においては、図1中のパターン発生器10に設けたテストサイクルメモリ34に、サイクルストレッチ用周期データ、前記例ではT4を格納し、その後、メモリ16に格納されているテストパターンの、第1テストサイクルに対するアドレスのコントロールパターン24B中のテストサイクルデータをサイクルストレッチ周期データT4に書き替えて試験を行い、つまり第1テストサイクルをサイクルストレッチしてテストを行い、次に前記サイクルストレッチに書き替えたテストサイクルデータを元のテストサイクルデータに戻すと共に第2テストサイクルに対するアドレスのコントロールパターン24B中のテストサイクルデータを周期データT4に書き替えて試験を行い、以下同様に書き替えたテストサイクルデータを元に戻すと共に次のテストサイクルのコントロールパターン24B中のテストサイクルデータをサイクルストレッチデータに書き替えて試験を行うことを順次行い、試験結果が不良FLから良PAになるまで行う。
このように各テストサイクルごとの、テストサイクルデータの書き替えと元のテストサイクルデータに戻すことは、その都度、パターンプログラムを書き替えて元のデータへ戻し、かつその書き替えと元のデータに戻したパターンプログラムを試験装置が読み取ることができる機械言語に翻訳する必要があり、これを各テストサイクルごとに行うため、全体としてこのデータ書き替えとデータ復旧に多くの時間がかかった。またデータ復旧のために元のデータ、例えばT2を退避させておく必要もあった。
また従来ではサイクルストレッチを行うか否かを示すデータとしてその高速パターン試験信号に用いられていない、周期データを、パターン発生用メモリ16の該当するアドレスに書込んだが、テストサイクルデータメモリ34の何れのアドレスにも、周期データが書き込まれている場合は、このメモリ34の内容を見ただけではサイクルストレッチとして用いてよい周期データがあるか、あっても何れのものであるかは不明である。
ところで通常の高速試験パターン信号による試験では、テストサイクルデータとしてどのようなものを使用したかを、チェックしないから、パターン発生用メモリ16のコントロールパターン格納部16Bを読み出して高速試験パターン信号で用いるテストサイクルデータがどれとどれとを使用したかを調べ、前記例では使用しているテストサイクルデータがT1,T2,T3であることを調べ、使用されていない周期データT4を用いることになる。このように使用されていない周期データを探すことは、高速試験パターン信号のテストサイクル数が多い場合は手間と時間がかかる。
例えばテストサイクルメモリ34に記憶できる周期データがT1,T2,T3,T4の4つに制限されるため、仮に試験に必要な周期データの数が「4」であり、格納できる周期データの数が「4」であった場合にはサイクルストレッチに用いるための周期データ、例えばT5をテストサイクルメモリ34に格納することができないことになり、サイクルストレッチ試験を行うことが不可能になる。
この発明の目的は、必要とするテストサイクルにおいて、簡単にサイクルストレッチを実行させることができ、かつサイクルストレッチを行うテストサイクルをテストサイクルごとに順次ずらしても、試験時間がそれ程長くならず、さらにテストサイクルメモリが既に満杯でサイクルストレッチを実行するための周期データを格納することができない状況であっても、サイクルストレッチを実行することができる半導体デバイス試験方法及び半導体デバイス試験装置を提案することにある。
発明の開示
この発明によれば、ストレッチ用周期データが周期データ記憶器に格納され、またサイクルストレッチを行うべきテストサイクルと対応した、被試験デバイスに印加するパターンの発生回数又はパターン発生用メモリのアドレスがストレッチサイクル検出部に設定され、試験の進行により、被試験デバイスに印加されるパターンの回数、又はパターン発生用メモリを読み出すアドレスが、ストレッチサイクル検出部に設定されたものと一致すると、ストレッチサイクル検出部から検出信号が出力され、その検出信号により、テストサイクルメモリの読み出し周期データに代えて、周期データ記憶器に設定されたストレッチ用周期データがテストサイクル発生器へ供給されて、そのストレッチ周期データで決り、少くとも本来の高速試験パターン信号のそのテストサイクルの長さより長い周期を掛けてそのテストサイクルの試験パターンを半導体デバイスに印加する試験、つまりサイクルストレッチが実行される。
一般にはこの一連の高速試験パターン信号中の、パターン発生用メモリの1つのアドレス又はパターン発生回数をストレッチサイクル検出部に設定して試験を行い、その試験結果が不良FLから良PAへ変化するまでサイクルストレッチを実行するテストサイクルを1つずつずらすようにストレッチサイクル検出部に設定する発生パターン回数又はアドレスを変更する。
発明を実施するための最良の形態
図8にこの発明による半導体デバイス試験装置の一実施例を、図1と対応する部分には同一参照符号を付して示す。なお以下の図においても対応する部分には同一参照符号を付けて示す。
この実施例ではパターン発生用メモリ16に設けたコントロールパターン格納部16Bにサイクルストレッチ設定部16Eを併設した点と、サイクルストレッチの際に用いるストレッチ用周期データを格納した周期データ記憶器41を設けた点と、サイクルストレッチ設定部16Eから読み出されたサイクルストレッチ実行パターン24Cを有効にするか無効にするかの制御を行う有効無効化部43を設けた点と、この有効無効化部43が有効としたサイクルストレッチ実行パターンにより、テストサイクルメモリ34に用意した周期データを選択する状態から周期データ記憶器41に用意した周期データを選択する状態に切り替える切替部42とを設けた点とを特徴とする。
サイクルストレッチを実行するかしないかを表わす1ビットのデータがサイクルストレッチ実行設定器44に設定される。この設定器44に例えば「1」論理データを設定することにより、この試験装置はサイクルストレッチを実行する状態に設定される。つまり設定器44がサイクルストレッチ実行に設定されている状態で、サイクルストレッチ設定部16Eから「1」論理のサイクルストレッチ実行パターンが読み出されることにより有効無効化部43は、そのサイクルストレッチ実行パターン「1」を切替部42の制御入力端子Sに入力することにより、切替部42はその出力が入力端子Aの入力から入力端子Bの入力に切り替えられ、入力端子Bに接続されている周期データ記憶器41から周期データがテストサイクル発生器36に転送される。
周期データ記憶器41に記憶したストレッチ用周期データは、サイクルストレッチ用とするために、その高速試験パターン信号中の当該テストサイクルの長さよりも少くとも長い周期となるように選定し、例えばテストサイクルメモリ34に用意した周期データの中の最長の周期より長い値に選定する。サイクルストレッチ設定部16Eにサイクルストレッチを実行すべきテストサイクルに、サイクルストレッチを実行させるためのサイクルストレッチ実行パターン(例えば「1」論理のパターン)を記述しておくだけ、つまり単にフラグを立てるだけでこのテストサイクルでは周期データ記憶器41に格納したストレッチ用周期データに従ってテストサイクルが実行可能となる。
サイクルストレッチ試験を行う場合は、前記例で述べたように、高速パターン信号試験において、例えば第Mテストサイクルでフェイル(不良FL)が検出されると、先ずサイクルストレッチ試験に設定し、つまりサイクルストレッチ実行設定器44に「1」論理データを設定してサイクルストレッチ試験状態とし、先ず第Mテストサイクルの1つ前の第M−1テストサイクルと対応するパターン発生用メモリ16のアドレスのサイクルストレッチ設定部16Eにフラグ「1」を立て試験を行い、次に前記フラグを消去すると共に第M−2テストサイクルと対応するアドレスのサイクルストレッチ設定部16Eにフラグを立てて試験することを順次行うことになる。サイクルストレッチ試験を行わない場合は、サイクルストレッチ実行設定器44に「0」論理データを設定して、サイクルストレッチ実行パターン24Cが読み出されても、これを有効無効化部43で無効化し、切替部42はテストサイクルメモリ34からの周期データをテストサイクル発生器36へ供給するようにされる。
このように、この実施例によればテストパターン格納部16A及びコントロールパターン格納部16Bとは独立したサイクルストレッチ設定部16Eを設け、このサイクルストレッチ設定部16Eのサイクルストレッチを実行すべきテストサイクルに対応したアドレスにサイクルストレッチを実行させるためのパターン、つまりフラグを単に記述すればよいため、パターン発生用のコントロールパターン24Bの記述を変更することなく設定することができる。つまり、サイクルストレッチ設定部16Eではサイクルストレッチを実行したいテストサイクルに対応したアドレスにサイクルストレッチ実行パターン即ち単にフラグを記述し、前回行ったサイクルストレッチと対応するサイクルストレッチ設定部16Eのフラグを消去すれば済むから、その記述の変更はパターンプログラムの機械言語への変換処理を必要としないため簡単に行うことができる。従って、サイクルストレッチの実行サイクルの変更を容易に行うことができるから、半導体デバイスの高速応答が不能な機能ブロックを短時間に検索することができる。
また、この実施例によればサイクルストレッチを実行する場合のストレッチ用周期データをテストサイクルメモリ34とは別に設けた周期データ記憶器41に用意し、かつサイクルストレッチを実行する場合は周期データ記憶器41に設定した周期データが用いられるため、ストレッチ用周期データを任意の値に選定することができる。このために、サイクルストレッチの周期伸張幅を自由に設定できるため周期データ記憶器41に設定するストレッチ用周期データの値を変更することにより、高速応答が不能な機能ブロックがどの程度の速度になると動作できなくなるかを調べることもできる利点が得られる。また従来においてテストサイクルメモリ34に空きがありそこにストレッチ用周期データを書き込んで利用する場合は、タイミングメモリ30にも対応するタイミングデータセットが格納されているため、そのタイミングデータセットを書き込む必要があるが、この実施例では、サイクルストレッチの際に、コントロールパターン24Bによりタイミングメモリ34からタイミングデータが読み出されるため、タイミングメモリ30への書き込みを必要としない。
なお、サイクルストレッチ実行設定器44、有効無効化部43を省略し、通常の高速パターン試験では、サイクルストレッチ設定部16E内のサイクルストレッチ実行パターン24Cを全て「0」とし、サイクルストレッチ試験を行う際に、サイクルストレッチ設定部16Eの必要なアドレスにサイクルストレッチ実行パターン24Cを順次1つづつ「1」として、その読み出し出力を切替部42に直接供給して試験を繰り返し行ってもよい。
図9はこの発明による半導体デバイス試験装置の他の実施例を示す。この実施例では図8に示した実施例と同様に、周期データ記憶器41、切替部42、サイクルストレッチ実行設定器44、有効無効化部43を設ける外に、アドレスカウンタ14からパターン発生用メモリ16に印加されるパターンアドレスを分岐して取り出して一致検出器56へ供給する分岐手段52と、サイクルストレッチを実行すべきパターンアドレスを設定して一致検出器56へ供給するパターンアドレス設定部54と、パターンアドレスの一致を検出する一致検出器56とを設けた構成とした点を特徴とするものである。パターンアドレス設定部54は単なるレジスタでよい。
この実施例ではパターン発生用メモリ16に印加されるパターンアドレスがパターンアドレス設定部54に設定したパターンアドレスと一致すると、一致検出器56はこの状態を検出し、有効無効化部43に一致検出信号を与える。従って、サイクルストレッチ実行設定器44にサイクルストレッチの実行を表す例えば「1」論理データが設定されている場合には、一致検出器56よりの一致検出信号は切替部42に切替制御信号として印加され、この結果、切替部42は周期データ記憶器41に記憶した周期データをテストサイクル発生器36に入力し、サイクルストレッチが実行される。
サイクルストレッチ試験を行うには、例えば第Mテストサイクルで不良FLが発生した場合は、第M−1テストサイクルの時のアドレスカウンタ14が出力するアドレスをパターンアドレス設定部54に設定して一連の試験信号による試験を行い、次に第M−2テストサイクルの時のアドレスカウンタ14が出力するアドレスをパターンアドレス設定部54に設定して同様に試験し、以下、パターンアドレス設定部54に設定するアドレスを、順次1テストサイクル前の時のアドレスカウンタ14が出力するアドレスとして試験を行う。
この実施例ではパターン発生用メモリ16にサイクルストレッチ設定部16Eを新たに設ける必要がなく、既存のパターン発生用メモリ16をそのまま利用することができる。また、この場合も、この実施例は、サイクルストレッチを行うテストサイクルを順次ずらすごとにパターンプログラムの機械言語への変換を行う必要はなく、短時間で試験を行うことができ、かつ、図8に示した実施例が有する他の効果も同様に有する。
この場合もサイクルストレッチ実行設定器44、有効無効化部43を省略して一致検出器56の出力を切替部42の制御信号入力端子Sへ直接供給するようにして、サイクルストレッチ試験を行わない場合は、パターンアドレス設定部54にパターン発生用メモリ16が備えないアドレスを設定するようにしてもよい。
一連の高速試験パターン信号中にループを含むことがある。例えば図10に示すように、テストサイクルが第1、第2、第3、第4と進むに従ってパターン発生用メモリ16に対するアドレスがアドレスカウンタ14からA1、A2、A3、A4と順次発生し、次の第5テストサイクルではループとなり、発生アドレスがA3になり、第6テストサイクルでアドレスがA4になり、第7テストサイクルでアドレスがA5になるというように、アドレスA3、A4が繰り返される1重ループとなっている。このような場合に、第6テストサイクルでサイクルストレッチを行うために、図8に示した実施例においてサイクルストレッチ設定部16EのアドレスA4にフラグ「1」を立てる、あるいは図9に示した実施例でサイクルストレッチ設定部48にアドレスA4を設定すると、第6テストサイクルのみならず、第4テストサイクルでもサイクルストレッチが行われてしまい、この試験で初めて良PAになっても、不良FAになった第Mテストサイクルから、第6テストサイクルまでのテストサイクル数又は第4テストサイクルまでのテストサイクル数だけ、出力段から数えた前段の機能ブロックの何れが不良であるか判断することができない。
このような問題を解決したこの発明装置の実施例を図11に示す。この実施例においても、周期データ記憶器41、切替部42、サイクルストレッチ実行設定器44、有効無効化部43を設け、この外にテストパターンの発生回路を計数して一致検出器50へ出力するパターン計数器46と、サイクルストレッチを実行すべきテストサイクルを規定するパターン発生回数、つまり第何番目のテストサイクルを示す番号を設定して、一致検出器50へ出力するストレッチサイクル設定部48と、パターン計数器46の計数値がストレッチサイクル設定部48に設定した設定値と一致したことを検出して一致検出出力を有効無効化部43へ出力する一致検出器50とを設けた点を特徴とする。
サイクルストレッチ試験を行う場合はサイクルストレッチ実行設定器44に「1」論理データを設定し、サイクルストレッチを行いたいテストサイクルを規定するパターン発生回数をストレッチサイクル設定部48に設定して、一連の高速試験パターン信号による試験を行う。テストパターンの発生回数がストレッチサイクル設定部48に設定した回数(テストサイクルの番号の値)に一致すると一致検出器50は一致信号を出力し、この一致信号が有効無効化部43を通じて切替部42の制御信号入力端子Sに入力され、切替部42の出力は入力端子Aの入力から入力端子Bの入力に切り替わり、この結果、切替部42は周期データ記憶器41に格納しているサイクルストレッチ用の周期データがテストサイクル発生器36に送られる。前述と同様にストレッチサイクル設定部48に設定するパターン発生回数を順次変更して試験を繰り返す。
この実施例の構成によれば、ストレッチサイクル設定部48にサイクルストレッチを実行すべきテストサイクルを決めるパターン発生回数を設定すれば、そのテストサイクルでサイクルストレッチを実行させることができ、ループを含む一連の試験パターン信号の場合も不良機能ブロックを1つずつ判定することができる。ストレッチサイクル設定部48は単に例えばレジスタによって構成することができるから、数値の設定及び変更は容易であり、パターンプログラムの機械言語への変換を、サイクルストレッチのテストサイクルをずらすごとに行う必要はない。従って、サイクルストレッチを実行するテストサイクルを自由にしかも容易に変更できるから、サイクルストレッチにより高速動作が不能な機能ブロックを容易に検索することができる。またパターン発生用メモリ16として既存のものをそのまま使用することができる。
この場合も、サイクルストレッチ実行設定器44、有効無効化部43を省略して、一致検出器50の出力を切替部42の制御信号入力端子Sへ直接供給し、サイクルストレッチ試験を行わない場合は、ストレッチサイクル設定部48に、試験パターン信号にないテストサイクル番号を設定するようにしてもよい。
上述した各実施例ではサイクルストレッチを行う場合に、タイミングメモリ30から読み出したタイミングデータをタイミング発生器32へ供給した。サイクルストレッチを行う場合に、サイクルストレッチと対応してタイミングデータを変更してもよい。
図12にその実施例を示す。この実施例ではタイミングメモリ30からタイミング発生器32を通じて論理比較器28に供給するストローブパルスの位相をサイクルストレッチに同期させて移動させ、サイクルストレッチに合わせて論理比較動作のタイミングをずらし、例えば被試験半導体デバイスDUTの出力信号の立上がりまたは立下りの遅れを検出する或いは被試験半導体デバイスDUTへの入力(クロック、データ)の入力位相を変化させて、入力タイミング不良を検出する等の動作を可能とする。
タイミングメモリ30の出力側に切替部62を設け、この切替部62によりタイミングメモリ30から読み出されるタイミングデータと、タイミング設定器61に設定されたタイミングデータとを切り替える構成とされる。切替部62は、ストレッチサイクル検出部58よりのサイクルストレッチを行うテストサイクルであることの検出出力が有効無効化部63に入力され、有効無効化部63がタイミング変更可否設定器64よりのタイミング変更可状態設定出力により有効とされていると、ストレッチサイクル検出信号が切替部62の制御信号入力端子Sに入力されて、切替部62はタイミングメモリ30の読み出しデータから、タイミング設定器61の設定タイミングデータに切替えられタイミング発生器32へ供給される。
この実施例によれば、論理比較器28における論理比較動作のタイミングをタイミングメモリ30に用意したタイミング以外のタイミングに任意にずらすことができるから、単にサイクルストレッチを施しただけでは検出することができない欠陥、例えば半導体デバイスDUTの出力信号の立上がりまたは立下りのタイミングが遅れて伝達されることにより、不良と判定されるような欠陥又は半導体デバイスDUTへの入力タイミングの不良を検出することができる利点が得られる。従来の装置ではこのようなタイミングの変更を行うには、パターン発生用メモリ16中のサイクルストレッチを行うテストサイクルのアドレスのコントロールパターン24B中のタイミングパターンを変更し、その後、その変更を元に戻す必要があり、つまりパターンプログラムの機械言語への変換が必要となるが、この実施例によればタイミング設定器61に所望のタイミングパターンを設定すればよい。
図12ではタイミング設定器61にはサイクルストレッチの際の、波形整形器27への波形立上がり、又は/及び立下りタイミングと論理比較器28へのストローブパルスのタイミングをそれぞれ決定するタイミングデータを設定したが、その一方のみを設定し、他方は図12中に破線で示すようにタイミングメモリ30からのタイミングデータをタイミング発生器32へ供給するようにしてもよい。
ストレッチサイクル検出部58は、図8に示した実施例ではサイクルストレッチ設定部16Eとその記憶を読み出すアドレスカウンタ14とにより構成され、読み出されたサイクルストレッチ実行パターン24C(フラグ)が「1」の場合が、サイクルストレッチを行うストレッチサイクル検出出力となる。図9に示した実施例ではパターンアドレス設定部54と一致検出器56でストレッチサイクル検出部58が構成され、一致検出器56の出力がストレッチサイクル検出部58の出力となる。図11に示した実施例ではパターン計数器46、ストレッチサイクル設定部48、一致検出器50がストレッチサイクル検出部58を構成し、一致検出器50の出力がストレッチサイクル検出部58の出力となる。つまりストレッチサイクル検出部58はストレッチすべきテストサイクル番号、又はこれと対応したアドレスなどを表わすデータが設定され、テストパターンの発生テストサイクルが設定されたデータが表わすテストサイクルになるとストレッチサイクル検出出力を出力するものである。
ストレッチサイクル検出部58はこのような構成であるから、先に述べたように、有効無効化部43及びサイクルストレッチ実行設定器44を省略して、ストレッチサイクル検出部58の出力を切替部42及び62の各制御信号入力端子Sへ直接供給してもよい。またタイミング変更可否設定器64を設け、サイクルストレッチの際にタイミング設定器61のタイミングデータを必要に応じて利用するようにしたが、サイクルストレッチの際は必ずタイミング設定器61のタイミングデータを用いる場合は図12中に破線で示すように、有効無効化部63を省略して有効無効化部43の出力を切替部63の制御信号入力端子Sへ供給すればよい。なお、上述において、必ずしもT1<T2<T3とされることなく例えばT1<T3<T2など利用者が決定する。
次にこの発明による半導体デバイス試験方法の実施例、つまり図8、図9、図11及び図12に示した実施例の処理手順を図13を参照して説明する。
まず高速パターン試験を行い、不良(フェイル)が発生したテストサイクルを求める。その後サイクルストレッチ試験を行う。まず、ステップS1でサイクルストレッチ実行設定器44に「1」論理データを設定してサイクルストレッチ可能状態にする。
またタイミングデータも変更したい場合はステップS2で設定器64に「1」論理を設定して、タイミング変更可能状態にする。サイクルストレッチを行う際に、必ずタイミング変更も行う場合はステップS2を省略し、図12中の破線で示すように有効無効化部43の出力により切替部62も制御するようにする。また、前述したように、サイクルストレッチ実行設定器44を省略してもよい状態の場合は、このステップS1、S2は省略する。
次にステップS3でサイクルストレッチを実行するテストサイクルをストレッチサイクル検出部58に設定する。つまり例えば高速パターン試験時において、その開始から前記不良が検出されたまでに、非試験デバイスに印加したパターンの回数より1少ない数を図11中のストレッチサイクル設定部48に設定、又はこの不良検出されたテストサイクル番号と対応するアドレスカウンタ14のアドレスを図9中のパターンアドレス設定部54に設定、あるいは、このアドレスと対応する、図8中のサイクルストレッチ設定部16Eのそのアドレスの箇所にフラグ「1」を立てる。
ステップS4でストレッチ用周期データ、高速パターン試験における当該テストサイクルより長い周期を表わす周期データを周期データ記憶器41に設定し、またサイクルストレッチ試験の際にタイミングデータも変更する場合はステップS5でそのサイクルストレッチの際のタイミングデータをタイミング設定器61に設定する。
その後ステップS6でサイクルストレッチ試験を実行、つまり高速パターン試験信号を用いて試験を行う。その試験結果が良PAでなければ(S7)、ステップS8で現に設定してある実行テストサイクルの1つ前のテストサイクル番号(パターン印加回数)又はこれと対応したアドレスあるいはそのアドレスと対応したフラグ「1」の位置の設定、つまりストレッチサイクル検出部58の設定を更新して、ステップS4に戻る。
ステップS7で試験結果が良PAになれば、ステップS9において、高速パターン試験時に検出したテストサイクル番号と、ステップS7で良PAとなったテストサイクル番号とから不良ブロックが出力端子から何番目の段であるかを判定し、これを試験装置内の記憶部に格納する。
このようにステップS8の後に、その都度、ステップS4でサイクルストレッチ周期データを周期データ記憶器41に設定し、また同様にタイミング変更も行う場合は、タイミングデータをタイミング設定器61に設定したが、当該高速試験パターンで用いられるテストサイクルの周期長の何れよりも長い周期を周期データ記憶器41に設定し、サイクルストレッチ用周期データとして固定のものを用いる場合、必要に応じてストレッチサイクルにおけるタイミングデータも予め決めたものをタイミング設定記61に設定したものを常に用いる場合は、図13中に破線で示すようにステップS8の次にステップS6に戻るようにすればよい。ステップS1とS2、ステップS4とS5はそれぞれ何れを先に行ってもよい。ステップS8からステップS6に戻る場合は、ステップS1〜S4の順は任意でよい。なお、ストレッチ用周期データ及び変更タイミングデータは利用者が適切と思うものを用いる。
以上説明したように、この発明によればパターン発生用メモリ16及びテストサイクルメモリ34の記憶に対し、パターンプログラムを機械言語への変換を伴うように書き替えることなく、任意のテストサイクルで、そのテストサイクルの周期(時間)をサイクルストレッチ(伸張)させて試験を実行させることができ、その設定の変更を容易に行うことができ、かつ短時間でサイクルストレッチ試験を行うことができることになる。
【図面の簡単な説明】
図1は従来の半導体デバイス試験装置の機能構成の例を示すブロック図である。
図2は半導体デバイス中の機能ブロックの縦続接続回路の例を示すブロック図である。
図3は高速パターン試験における各テストサイクルにおける周期の例を示すタイミングチャートである。
図4は各テストサイクルにおける周期と、高速パターン試験における各機能ブロックの入力データとの関係の例を示す図である。
図5は第1テストサイクルをサイクルストレッチした場合の各サイクルにおける各機能ブロックの入力データを示す図である。
図6は第2テストサイクルをサイクルストレッチした場合の図5と対応する図である。
図7は第3テストサイクルをサイクルストレッチした場合の図5と対応する図である。
図8はこの発明装置の実施例の機能構成を示すブロック図である。
図9はこの発明装置の他の実施例の機能構成を示す図である。
図10は試験信号中にループを含む場合のテストサイクル番号とパターン発生用メモリを読み出すアドレスとの関係例を示す図である。
図11はこの発明装置の更に他の実施例の機能構成を示すブロック図である。
図12はこの発明装置の更に他の実施例の機能構成を示す図である。
図13はこの発明方法の実施例の手順を示す流れ図である。
Claims (13)
- 設定したテストサイクルではストレッチ用周期にテストサイクル長を伸長して試験を行う半導体デバイス試験装置であって、
被試験半導体デバイスに印加すべきテストパターン及び被試験半導体デバイスの出力と比較すべき期待値パターンを格納したテストパターン格納部と、読み出された上記テストパターンの印加周期を制御するコントロールパターンを格納したコントロールパターン格納部とを備えるパターン発生用メモリと、
複数の周期データを格納し、読み出された上記コントロールパターンに従って1つの周期データを読み出すテストサイクルメモリと、
このテストサイクルメモリから読み出された周期データが印加され、この周期データに従って、上記読み出されたテストパターンの印加周期を制御するテストサイクル発生器と、
ストレッチ用周期のデータを格納した周期データ記憶器と、
サイクルストレッチを実行すべきテストサイクルを表わすデータが設定され、上記テストパターンの読み出しテストサイクルが設定されたデータが表わすテストサイクルになるとこれを検出するストレッチサイクル検出部と、
このストレッチサイクル検出部よりの検出信号により制御され、上記周期データ記憶器に格納した長い周期データを、上記テストサイクルメモリから読み出された周期データと切替えて上記テストサイクル発生器に印加した切替部と、
を具備することを特徴とする半導体デバイス試験装置。 - 上記ストレッチサイクル検出部は、上記コントロールパターン格納部に設けられ、コントロールパターンと共に読み出され、サイクルストレッチを実行すべきことを示す1ビットのサイクルストレッチ実行パターンが設定されるサイクルストレッチ設定部を備え、このサイクルストレッチ設定部から読み出されたサイクルストレッチ実行パターンが上記ストレッチサイクル検出信号として出力されることを特徴とする請求の範囲第1項記載の半導体デバイス試験装置。
- 上記ストレッチサイクル検出部は、サイクルストレッチを実行すべきテストサイクルに対応したパターンアドレスを設定するパターンアドレス設定部と、このパターンアドレス設定部に設定したパターンアドレスと上記パターン発生用メモリを読み出すためのパターンアドレスとが供給され、これら両パターンアドレスとが一致するとこれを検出して上記ストレッチサイクル検出信号として出力する一致検出器とを備えることを特徴とする請求の範囲第1項記載の半導体デバイス試験装置。
- 上記ストレッチサイクル検出部は、上記テストパターン格納部から読み出されて被試験半導体デバイスに印加されるテストパターンの数を計数するパターン計数器と、サイクルストレッチを実行すべきテストサイクルと対応したパターン発生回数を設定するサイクルストレッチ設定部と、このサイクルストレッチ設定部に設定したパターン発生回数と上記パターン計数器の計数値とが供給され、これらが一致するとこれを検出して上記ストレッチサイクル検出信号として出力する一致検出器とを備えることを特徴とする請求の範囲第1項記載の半導体デバイス試験装置。
- サイクルストレッチ試験を実行するか否かを示すサイクルストレッチ試験可否データが設定されるサイクルストレッチ実行設定器と、そのサイクルストレッチ実行設定器に設定されたサイクルストレッチ試験可否データと上記ストレッチサイクル検出信号とが入力され、そのサイクルストレッチ試験可否データが試験可であれば上記ストレッチサイクル検出信号を上記切替部へ出力する有効無効化部とを備えることを特徴とする請求の範囲第1項乃至第4項の何れかに記載の半導体デバイス試験装置。
- 被試験デバイスに印加する上記テストパターンの立上がり及び立下りのタイミングと、被試験デバイスの応答出力を読み出された上記期待値パターンと比較するタイミングとをそれぞれ規定するタイミングデータの複数組が格納され、上記読み出された上記コントロールパターン中のタイミングパターンに応じて、一組のタイミングデータが読み出されるタイミングメモリと、
被試験デバイスに印加する上記テストパターンの立上がりのタイミング及び/又は被試験デバイスの応答出力を読み出された上記期待値パターンと比較するタイミングとを規定するタイミングデータが設定されたタイミング設定器と、
上記タイミングメモリから読み出された一組のタイミングデータが供給され、そのデータに応じた複数のタイミングパルスを出力するタイミング発生器と、
上記ストレッチサイクル検出信号により制御され、上記タイミングメモリよりのタイミングデータから、上記タイミング設定器のタイミングデータに切替えて上記タイミング発生器へ供給する第2切替器とを具備することを特徴とする請求の範囲第1項乃至第4項の何れかに記載の半導体デバイス試験装置。 - タイミング変更を行うか否かを示すタイミング変更可否データが設定されるタイミング変更可否設定器と、
そのタイミング変更可否設定器よりのタイミング変更可否データと、上記ストレッチサイクル検出信号とが入力され、そのタイミング変更可否データがタイミング変更可状態であれば、上記ストレッチサイクル検出信号を上記第2切替部へ供給する有効無効化部とを備えることを特徴とする請求の範囲第6項記載の半導体デバイス試験装置。 - 設定したテストサイクルでは、ストレッチ用周期にそのテストサイクル長を伸長して試験を行う半導体デバイス試験方法であって、
テストサイクルごとに、パターン発生用メモリからコントロールパターン及びテストパターンを読み出し、
その読み出されたコントロールパターン中の周期パターンによりテストサイクルメモリから周期データを読み出し、
その読み出された周期データに応じた長さの周期信号を発生し、
その周期信号の長さの間に上記読み出されたテストパターンを被試験デバイスに印加し、その被試験デバイスの応答出力信号と上記読み出されたテストパターン中の期待値と比較し、一致であれば良信号、不一致であれば不良信号を出力し、
上記ストレッチ用周期のデータを記憶器に格納しておき、
ストレッチ用周期のデータを用いるべきテストサイクルと対応したデータを、ストレッチサイクル検出部に設定し、
テストサイクルと対応したデータが、上記設定したテストサイクルと対応したデータになると上記ストレッチサイクル検出部により検出信号を生成し、
その検出信号により上記テストサイクルメモリからの周期データに代えて上記周期データ記憶器に格納されたストレッチ用周期のデータを上記テストサイクル発生器へ供給する
ことを特徴とする半導体デバイス試験方法。 - 上記ストレッチサイクル検出部に対する上記設定として、上記パターン発生用メモリの、上記ストレッチ用周期で試験すべきテストサイクルと対応するアドレスに、1ビットのサイクルストレッチ実行パターンを書き込み、
上記パターン発生用メモリから上記サイクルストレッチ実行パターンが読み出されると、この読み出されたサイクルストレッチ実行パターンを上記検出信号とすることを特徴とする請求の範囲第8項記載の半導体デバイス試験方法。 - 上記ストレッチサイクル検出部に対する上記設定として、上記パターン発生用メモリの、上記ストレッチ用周期で試験すべきテストサイクルと対応したアドレスをパターンアドレス設定部に設定し、
上記パターン発生用メモリの読み出しアドレスが上記パターンアドレス設定器の設定アドレスと一致すると上記検出信号を生成することを特徴とする請求の範囲第8項記載の半導体デバイス試験方法。 - 上記ストレッチサイクル検出部に対する上記設定として、
上記ストレッチ用周期で試験すべきテストサイクルと対応したパターン発生回数をストレッチサイクル設定部に設定し、
上記被試験デバイスに印加するパターンの回数を計数し、この計数値と上記ストレッチサイクル設定部に設定したパターン発生回数とが一致すると上記検出信号を生成することを特徴とする請求の範囲第8項記載の半導体デバイス試験方法。 - サイクルストレッチ試験を実行しない場合は、そのことを示すサイクルストレッチ不実行データをサイクルストレッチ実行設定器に設定し、そのサイクルストレッチ不実行データにより上記検出信号を無効にすることを特徴とする請求の範囲第8項乃至第11項の何れかに記載の半導体デバイス試験方法。
- 上記テストサイクルごとに、上記読み出されたコントロールパターン中のタイミングパターンに応じてタイミングメモリを読み出して被試験デバイスに印加する上記テストパターンの立上り及び立下りのタイミングと、被試験デバイスの応答出力を読み出された上記期待値パターンと比較するタイミングとをそれぞれ設定する一組のタイミングデータを求め、
この一組のタイミングデータをタイミング発生器へ供給して、対応する複数のタイミングパルスを生成し、
タイミング設定器に被試験デバイスに印加する上記テストパターンの立上りのタイミング又は/及び被試験デバイスの応答出力を読み出された期待値パターンと比較するタイミングを規定するタイミングデータをタイミング設定器に設定し、
上記検出信号により上記タイミングメモリからのタイミングデータに代えて上記タイミング設定器のタイミングデータを上記タイミングパルス発生器へ供給することを特徴とする請求の範囲第8項乃至第11項の何れかに記載の半導体デバイス試験方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001005210 | 2001-01-12 | ||
JP2001005210 | 2001-01-12 | ||
PCT/JP2002/000122 WO2002056043A1 (fr) | 2001-01-12 | 2002-01-11 | Appareil de test pour dispositif a semi-conducteur et procede mettant en oeuvre ledit appareil |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2002056043A1 true JPWO2002056043A1 (ja) | 2004-05-20 |
Family
ID=18873280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002556244A Withdrawn JPWO2002056043A1 (ja) | 2001-01-12 | 2002-01-11 | 半導体デバイス試験装置及びその方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6922650B2 (ja) |
JP (1) | JPWO2002056043A1 (ja) |
WO (1) | WO2002056043A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4508657B2 (ja) * | 2002-04-11 | 2010-07-21 | 株式会社アドバンテスト | Asic/soc製造におけるプロトタイプホールドを回避するための製造方法と装置 |
KR100496861B1 (ko) * | 2002-09-26 | 2005-06-22 | 삼성전자주식회사 | 하나의 핸들러에 2개 이상의 테스트 보드를 갖는 테스트장비 및 그 테스트 방법 |
US7340364B1 (en) * | 2003-02-26 | 2008-03-04 | Advantest Corporation | Test apparatus, and control method |
US7290188B1 (en) | 2004-08-31 | 2007-10-30 | Advanced Micro Devices, Inc. | Method and apparatus for capturing the internal state of a processor for second and higher order speepaths |
CN101243424A (zh) * | 2005-08-22 | 2008-08-13 | Nxp股份有限公司 | 微控制器波形发生 |
DE112006003729T5 (de) * | 2006-02-06 | 2009-01-15 | Verigy (Singapore) Pte. Ltd. | Testzeitberechnungseinrichtung |
US9822498B2 (en) * | 2015-06-26 | 2017-11-21 | Structure Sight LLC | Precast concrete bridge unit and headwall assembly and method of production |
KR102039112B1 (ko) * | 2017-06-20 | 2019-10-31 | 포스필 주식회사 | 피시험 디바이스를 테스트하기 위한 프로세서 기반의 계측 방법 및 이를 이용한 계측 장치 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3636506B2 (ja) * | 1995-06-19 | 2005-04-06 | 株式会社アドバンテスト | 半導体試験装置 |
JP3545535B2 (ja) * | 1996-05-29 | 2004-07-21 | 株式会社アドバンテスト | 半導体メモリ試験方法および装置 |
US5754486A (en) * | 1997-02-28 | 1998-05-19 | Micron Technology, Inc. | Self-test circuit for memory integrated circuits |
JP3189745B2 (ja) * | 1997-06-27 | 2001-07-16 | 日本電気株式会社 | 同期式半導体記憶装置 |
US6108793A (en) * | 1997-07-18 | 2000-08-22 | Fujitsu Limited | Semiconductor device having timing-stabilization circuit and method of testing such semiconductor device |
JP3558252B2 (ja) * | 1997-11-10 | 2004-08-25 | 株式会社アドバンテスト | 半導体メモリ試験装置 |
JP3605506B2 (ja) * | 1998-01-13 | 2004-12-22 | 株式会社アドバンテスト | クリティカルパス探索方式 |
JP2000195295A (ja) * | 1998-12-24 | 2000-07-14 | Advantest Corp | メモリデバイス試験装置 |
JP4368027B2 (ja) * | 1999-04-01 | 2009-11-18 | 株式会社アドバンテスト | 電源ユニット、半導体デバイス試験装置、及び半導体デバイス試験方法 |
JP3601680B2 (ja) * | 1999-08-10 | 2004-12-15 | 横河電機株式会社 | Icテスタ |
US6591385B1 (en) * | 2000-09-11 | 2003-07-08 | Agilent Technologies, Inc. | Method and apparatus for inserting programmable latency between address and data information in a memory tester |
-
2002
- 2002-01-11 JP JP2002556244A patent/JPWO2002056043A1/ja not_active Withdrawn
- 2002-01-11 WO PCT/JP2002/000122 patent/WO2002056043A1/ja active Application Filing
- 2002-01-11 US US10/466,002 patent/US6922650B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20040056662A1 (en) | 2004-03-25 |
WO2002056043A1 (fr) | 2002-07-18 |
US6922650B2 (en) | 2005-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7721174B2 (en) | Full-speed BIST controller for testing embedded synchronous memories | |
US20030070118A1 (en) | Semiconductor integrated circuit with built-in test function | |
JP4105077B2 (ja) | 半導体集積回路 | |
JPH05241882A (ja) | 組込み自己試験用回路および自己試験を実行する方法 | |
KR100432886B1 (ko) | 높은 주파수의 웨이퍼 테스트 동작을 수행하는 반도체메모리 장치 | |
US20080052584A1 (en) | Test apparatus and test method | |
KR20170135707A (ko) | 반도체 장치, 전자 제어 시스템 및 전자 제어 시스템의 평가 방법 | |
JPWO2002056043A1 (ja) | 半導体デバイス試験装置及びその方法 | |
US7913136B2 (en) | Method for performing a logic built-in-self-test in an electronic circuit | |
US20060236179A1 (en) | Delay test method for large-scale integrated circuits | |
US20040153806A1 (en) | Technique for testability of semiconductor integrated circuit | |
JP3605506B2 (ja) | クリティカルパス探索方式 | |
JP3974110B2 (ja) | テストインタフェースを有する装置 | |
JP2001297598A (ja) | 半導体集積回路装置、及び半導体集積回路装置の自己テスト方法 | |
JP2005309787A (ja) | 中央演算処理装置及びマイクロコンピュータ | |
JP2000090693A (ja) | メモリ試験装置 | |
JP2934608B2 (ja) | 半導体メモリ試験方法及びその装置 | |
JP3791757B2 (ja) | 診断機能を備えた半導体集積回路 | |
JP5625241B2 (ja) | 半導体装置及びその試験方法 | |
KR100939670B1 (ko) | 반도체 집적 회로 시험 장치 및 방법 | |
JP2004272312A (ja) | テスト装置及びテスト方法 | |
JP2001194431A (ja) | パターン発生器、パターン発生方法及び試験装置 | |
JP2003004810A (ja) | 半導体デバイス試験装置 | |
JP2000314766A (ja) | 半導体デバイス | |
JP2002099446A (ja) | レジスタテスト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050405 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070123 |