JP2003004810A - 半導体デバイス試験装置 - Google Patents

Abstract

(57)【要約】 【課題】 初期試験で不良セルが存在するアドレスと判
定されたアドレスには不良解析メモリに「１」論理のフ
ェイルデータを記憶し、良と判定されたアドレスには
「０」論理を記憶させ、再試験時には「１」論理のフェ
イルデータをマスクデータとして利用し、マスクされな
いアドレスのみを試験対象とする半導体デバイス試験装
置において、不良と判定されたアドレスを試験対象とす
ることができる半導体デバイス試験装置を提供する。 【解決手段】 マスクデータを論理比較器に供給するマ
スクデータ供給路にマスクデータ反転制御部２１を設
け、このマスクデータ反転制御部に設定する反転選択信
号の論理値によりマスクデータの論理値を反転するか、
そのまま論理比較器に供給するかを選択できる構成とし
た。

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】この発明は例えばフラッシュ
メモリ等と呼ばれている不揮発性メモリ、或いはＤＲＡ
Ｍのような汎用のメモリ等の半導体デバイスを試験する
半導体デバイス試験装置に関し、特に不良発生アドレス
に的を絞って再試験することを可能とし、フラッシュメ
モリの不良解析を短時間に行うことができる半導体デバ
イス試験装置を提供しようとするものである。 【０００２】 【従来の技術】図３に一般的なメモリ試験装置の構成を
示す。図中１１はタイミング発生器、１２はパターン発
生器、１３は波形整形器、ＤＵＴは被試験半導体デバイ
ス、１４は論理比較器、１５は不良解析メモリ、１６は
これら各部の動作を制御するテスタ−コントローラを示
す。パターン発生器１２はタイミング発生器１１が出力
する各種のタイミング信号に従って試験パターンデータ
を発生する。試験パターンデータは被試験メモリＤＵＴ
に印加するアドレス信号と、被試験半導体デバイスＤＵ
Ｔに書き込むデータと、被試験半導体デバイスＤＵＴの
動作を制御する制御信号などによって構成される。 【０００３】パターン発生器１２が発生する試験パター
ンデータはデジタル信号で構成される。このデジタル信
号で構成される試験パターンデータは波形整形器１３で
実波形（１、０の論理波形）を持つ試験パターン信号に
変換され、その試験パターン信号が被試験半導体デバイ
スＤＵＴに印加される。被試験半導体デバイスＤＵＴで
は印加された試験パターンをこの試験パターン信号に含
まれるアドレス信号に従ってそのアドレスに記憶する。
これと共に、被試験半導体デバイスＤＵＴの各アドレス
からデータの読み出しが行われ、この読み出されたデー
タとパターン発生器１２から出力される期待値とを論理
比較器１４で比較する。比較の結果、不一致が発生する
と、その不一致を表すフェイルデータが不良解析メモリ
１５に印加される。このとき被試験半導体デバイスＤＵ
Ｔに印加しているアドレス信号が不良解析メモリ１５に
も供給され、その不一致が発生したアドレスにフェイル
アドレスであることを表すフェイルデータを記憶する。 【０００４】不良解析メモリ１５に取り込まれたフェイ
ルデータは一般的に不良救済処理に用いられるが、場合
によっては爾後の再試験のマスクデータとしても用いら
れる。つまり、初期試験でフェイルを発生したアドレス
を不良解析メモリ１５に記憶しておくことにより、次回
の試験（半導体デバイスの試験は試験条件を変えながら
複数回実行する）ではそのフェイルを発生したアドレス
を試験の対象から外し、パスしたアドレスのみについて
試験を行っている。このような場合に、不良解析メモリ
１５に記憶したフェイルデータを読み出し、「１」論理
のフェイルデータが読み出されたアドレスではその
「１」論理のフェイルデータをマスクデータとして利用
して論理比較器１４における論理比較動作を禁止させ、
初期試験で不良と判定されたアドレスを試験の対象から
除外する方法を採っている。 【０００５】マスクデータの発生は不良解析メモリ１５
から発生させる方法と、パターン発生器１２から発生さ
せる方法とがある。図３に示した半導体デバイス試験装
置では不良解析メモリ１５からマスクデータを発生させ
る構成とした場合を示す。図４にマスクデータの発生機
能を持つ不良解析メモリの内部の構成の一部を示す。こ
こに示す不良解析メモリ１５はフェイル情報格納部１５
−１に対して、マスクデータ発生部１５−２を付加した
構成とした場合を示す。フェイル情報格納部１５−１と
マスクデータ発生部１５−２は共に、アドレス選択部１
５Ａと、メモリコントロール部１５Ｂと、メモリ部１５
Ｃとによって構成される。アドレス選択部１５Ａにはパ
ターン発生器１２から被試験半導体デバイスＤＵＴ（図
３参照）に印加されるアドレス信号と同一のアドレス信
号が入力される。アドレス選択部１５Ａは入力されたア
ドレス信号の中の上位ビットのアドレス信号と下位ビッ
トのアドレス信号とに分離し、上位ビットのアドレス信
号はメモリコントロール部１５Ｂに印加し、下位ビット
のアドレス信号はメモリ部１５Ｃに印加する。 【０００６】フェイル情報格納部１５−１を構成するメ
モリコントロール部１５Ｂには論理比較器１４から出力
されるフェイルデータが入力される。フェイル情報格納
部１５−１を構成するメモリ部１５Ｃ−１にはメモリコ
ントロール部１５Ｂを通じてフェイルデータが入力さ
れ、メモリ部１５Ｃ−１にフェイルデータが記憶され
る。これと共に、マスクデータ格納部を構成するメモリ
部１５Ｃ−２にはデータバスＤＢＵＳを通じてメモリ部
１５Ｃ−１からフェイルデータが転送され、メモリ部１
５Ｃ−２にメモリ部１５Ｃ−１と同一のフェイルデータ
が書き込まれる。 【０００７】試験条件が変更されて、次の試験が開始さ
れると、メモリ部１５Ｃ−１は書込モード、メモリ部１
５Ｃ−２は読出モードに設定され、試験中はメモリ部１
５Ｃ−２から読み出されるフェイルデータがマスクデー
タとして論理比較器１４に出力され、初期試験でフェイ
ルが発生したアドレスをマスクし、比較動作を禁止す
る。図５はパターン発生器１２でマスクデータを発生さ
せる場合のパターン発生器１２の構成の一例を示す。パ
ターン発生器１２はシーケンス制御部１２Ａと、データ
発生部１２Ｂと、制御信号発生部１２Ｃと、アドレス発
生部１２Ｄと、マスク信号発生部１２Ｅとを具備して構
成される。 【０００８】初期試験時又は初期試験終了後に論理比較
器１４で発生したフェイルデータをデータバスＤＢＵＳ
を通じてパターン発生器１２に転送し、このフェイルデ
ータをマスク信号発生部１２Ｅに入力し、被試験半導体
デバイスＤＵＴに印加しているアドレスと同一アドレス
にフェイルデータを記憶させる。試験条件変更後の次の
試験ではマスク信号発生部１２Ｅからフェイルデータを
読み出し、このフェイルデータをマスクパターンとして
論理比較器１４に印加する。 【０００９】 【発明が解決しようとする課題】例えばフラッシュメモ
リのような不揮発性メモリでは、試験開始の初期では不
良であった記憶セルが試験のために書き込み読み出しを
繰返す間に徐々に良セルに遷移する現象が見られる。こ
のような現象が存在するために、従来は不良アドレス
（不良のセルが存在するアドレス）が発生した記憶領域
（例えばページ）に関してはそのページの全てのアドレ
スに対して予め定めた回数に渡って書き込み及び読み出
しを繰返し、書き込みと読み出し動作を所定の回数実行
した後で再度良否の判定試験を行っている。 【００１０】また、他の例としては不揮発性メモリでは
不良発生の条件を特定するために、不良アドレスに関し
てのみ、例えば試験パターンの印加条件を変えながら、
書き込み及び読み出し動作を繰返し、どの条件でフェイ
ルが発生するかを特定する場合もある。このような理由
から不揮発性メモリの試験には時間が掛かる欠点が生じ
る。このために、上述したマスク機能を利用してパスし
たアドレスに対してマスクを掛け不良発生アドレスのみ
に関して書き込み、読み出しを繰返し、所定の回数を実
行した後に再度良否判定試験を実行できると試験時間を
短縮することができる。 【００１１】然し乍ら、上述したように従来はフェイル
を発生したアドレスに関してのみマスクを掛けることが
できる構成としているから、パスしたアドレスに対して
マスクを掛けこのパスしたアドレスを書き込み、読み出
し動作から除外することはできない不都合が存在する。
仮に、この動作を実行させるにはマスクデータを記憶す
るメモリにフェイルデータを書き込む際に、データが
「０」であれば「１」に、データが「１」であれば
「０」に変換してマスクデータの書き込みを行えばよ
い。然し乍らこのデータの変換は例えばテスタ−コント
ローラ１６で行わなくてはならず、テスタコントローラ
１６はソフトウエアで動作するから動作が遅いことと、
またマスクデータを記憶するメモリ部１５Ｃ−２又はマ
スク信号発生部１２Ｅの全てのアドレス領域に関して実
行しなければならないから、この点で時間を費やし、試
験に要する時間が益々長くなる不都合が生じる。 【００１２】この発明の目的は初期試験で不良と判定さ
れたアドレスをマスクして再試験を行うことも、良と判
定されたアドレスをマスクして再試験を行なうことも自
由に選択することができる半導体デバイス試験装置を提
案しようとするものである。 【００１３】 【課題を解決するための手段】この発明の請求項１で
は、被試験半導体デバイスに試験パターン信号を印加
し、その応答出力信号と期待値とを論理比較器で比較
し、不一致の発生を検出して不良セルが存在する不良ア
ドレス情報を取得し、その不良アドレス情報を不良解析
メモリに記憶し、この不良解析メモリに記憶した不良ア
ドレス情報を爾後の試験では論理比較器にマスクデータ
として印加することにより不良アドレスをマスクして試
験を行うことができるマスク機能を具備した半導体デバ
イス試験装置において、論理比較器にマスクデータを印
加するマスクデータ供給路にマスクデータ反転制御部を
設け、このマスクデータ反転制御部の設定により良アド
レスをマスクして不良アドレスのみを試験するか或いは
不良アドレスをマスクして良アドレスのみを試験するか
を自由に選択できる構成とした半導体デバイス試験装置
を提案する。 【００１４】作用 この発明による半導体デバイス試験装置によればマスク
データ反転制御部でマスクデータの極性を反転させる
か、マスクデータをそのまま通過させるかを任意に選択
して設定することができるから、不良アドレスに記憶し
たフェイルデータをマスクデータとして論理比較器に供
給する状態でも、良アドレスに記憶したフェイルデータ
をマスクデータとして論理比較器に供給する状態でも、
何れの状態にも設定することができる。 【００１５】この結果、初期試験でフェイルアドレス情
報を不良解析メモリに取得した状態であれば、そのフェ
イルアドレス情報を用いて良アドレスをマスクして不良
アドレスのみを試験することができる。また、この逆の
条件で試験を行うこともできる。従って、例えば不揮発
性メモリの不良アドレスへの書き込み、読み出し動作の
繰り返し、或いは不良アドレスの不良発生条件を特定す
るための試験を短時間に済ませることができる利点が得
られる。 【００１６】 【発明の実施の形態】図１にこの発明による半導体デバ
イス試験装置の一実施例を示す。図１に示す実施例では
マスクデータを不良解析メモリ１５から発生させる構成
とした半導体デバイス試験装置にこの発明を適用した実
施例を示す。図４と対応する部分には同一符号を付し、
その重複説明は省略する。この発明では論理比較器１４
にマスクデータを印加するマスクデ−タ供給路にマスク
データ反転制御部２１を設けた構成を特徴とするもので
ある。この実施例ではマスクデータを記憶したメモリ部
１５Ｃ−２から論理比較器１４にマスクデータを印加す
る信号供給路をマスクデータ供給路２０とした場合を示
す。このマスクデータ供給路２０にマスクデータ反転制
御部２１を設ける。 【００１７】マスクデータ反転制御部２１は例えば排他
的論理和回路ＥＸＯＲによって構成することができる。
排他的論理和回路ＥＸＯＲの一方の入力端子にメモリ部
１５Ｃ−２から読み出されるマスクデータＡを入力す
る。排他的論理和回路ＥＸＯＲの他方の入力端子にはマ
スクデータＡの論理を反転させるか、非反転のまま通過
させるかを選択する反転選択信号を印加する。この反転
選択信号はメモリコントロール部１５Ｂに設定され、
「１」か「０」の論理値で与えられる。この反転選択信
号を論理「０」に設定した場合は、マスクデータＡをそ
のまま通過させる状態に設定される。また、論理「１」
に設定した場合はマスクデータＡの論理を反転させて出
力する状態に設定される。 【００１８】従って、フェイルアドレスのみを再試験し
たい場合には反転選択信号を「１」論理に設定すればよ
い。反転選択信号を「１」論理に設定することにより、
各アドレスから読み出されるマスクデータＡが良アドレ
スを表す「０」論理である場合はマスクデータ反転制御
部２１から出力されるマスクデータＢは「１」論理に反
転されてマスクを施す信号に変換されて論理比較器１４
に印加される。従って、この場合には初期試験におい
て、良と判定されたアドレスはマスクされ、不良セルを
具備したアドレスから読み出されるデータだけが論理比
較器１４で比較されて良否の判定が行われる。 【００１９】図２はパターン発生器１２側にマスク信号
発生部１２Ｅを設けた場合の実施例を示す。この場合も
マスク信号発生部１２Ｅから論理比較器１４に至るマス
クデータ供給路２０にマスクデータ反転制御部２１を設
けた場合を示す。２２は反転選択信号を設定するレジス
タを示す。このレジスタ２２に「１」か「０」論理の反
転選択信号を設定することにより、マスクデータＡをそ
のまま通過させるか、論理を反転させて出力するかを選
択することができる。つまり、図１に示した実施例と同
様にレジスタ２２に「０」論理を設定した場合は、マス
クデータをそのままの論理値で通過させ、「１」論理に
設定した場合にはマスクデータの論理を反転させて出力
する。従って、初期試験で不良と判定されたアドレスで
はマスク信号発生部１２Ｅはマスクデータとして「１」
論理を出力するが、その「１」論理のマスクデータは排
他的論理和回路ＥＸＯＲで「０」論理に反転されて論理
比較器１４に印加される。従って、初期試験で良と判定
されたアドレスは論理比較動作はマスクされ、不良と判
定されたアドレスは論理比較動作が実行されて良否の判
定が行われる。 【００２０】 【発明の効果】以上説明したように、この発明によれば
マスクデータ発生部が不良解析メモリ１５側に配置され
ている場合でも、パターン発生器１２側に配置されてい
る場合でも、論理比較器１４に通じるマスクデータ供給
路２０にマスクデータ反転制御部２１を設け、このマス
クデータ反転制御部２１でマスクデータを「１」論理か
ら「０」論理に、また逆に「０」論理を「１」論理に反
転させてマスクデータとして出力させる構成としたか
ら、初期試験で良と判定されたアドレスはマスクされ、
不良と判定されたアドレスはマスクせずに試験を行うこ
とができる。よって、不良アドレスのみを集中して試験
することができるため、不良アドレスに複数回の書き込
みと読み出し動作を実行させる場合、或いはフェイルの
発生条件を検出する場合に適用してその効果は大であ
る。

【図面の簡単な説明】 【図１】この発明の要部の実施例を説明するためのブロ
ック図。 【図２】この発明の要部の他の実施例を説明するための
図。 【図３】一般的な半導体デバイス試験装置の構成を説明
するためのブロック図。 【図４】図３に示した半導体デバイス試験装置に用いら
れている不良解析メモリの構成説明するためのブロック
図。 【図５】マスクデータ発生部をパターン発生器に設けた
構成の半導体デバイス試験装置にこの発明を適用した実
施例を示すブロック図。 【符号の説明】 １１ タイミング発生器 １２ パターン発生器 １３ 波形整形器 １４ 論理比較器 １５ 不良解析メモリ １５−１ フェイル情報格納部 １５−２ マスクデータ発生部 １６ テスタ−コントローラ ２０ マスクデータ供給路 ２１ マスクデータ反転制御部 ＥＸＯＲ 排他的論理和回路

─────────────────────────────────────────────────────
【手続補正書】 【提出日】平成１３年７月１８日（２００１．７．１
８） 【手続補正１】 【補正対象書類名】明細書 【補正対象項目名】００１４ 【補正方法】変更 【補正内容】 【００１４】作用 この発明による半導体デバイス試験装置によればマスク
データ反転制御部でマスクデータの極性を反転させる
か、マスクデータをそのまま通過させるかを任意に選択
して設定することができるから、不良アドレスに記憶し
たフェイルデータをマスクデータとして論理比較器に供
給する状態でも、良アドレスに記憶した良アドレスであ
ることを表すパスデータをマスクデータとして論理比較
器に供給する状態でも、何れの状態にも設定することが
できる。 【手続補正２】 【補正対象書類名】明細書 【補正対象項目名】００１９ 【補正方法】変更 【補正内容】 【００１９】図２はパターン発生器１２側にマスク信号
発生部１２Ｅを設けた場合の実施例を示す。この場合も
マスク信号発生部１２Ｅから論理比較器１４に至るマス
クデータ供給路２０にマスクデータ反転制御部２１を設
けた場合を示す。２２は反転選択信号を設定するレジス
タを示す。このレジスタ２２に「１」か「０」論理の反
転選択信号を設定することにより、マスクデータＡをそ
のまま通過させるか、論理を反転させて出力するかを選
択することができる。つまり、図１に示した実施例と同
様にレジスタ２２に「０」論理を設定した場合は、マス
クデータをそのままの論理値で通過させ、「１」論理に
設定した場合にはマスクデータの論理を反転させて出力
する。従って、レジスタ２２に「１」論理を設定した場
合、初期試験で不良と判定されたアドレスではマスク信
号発生部１２Ｅはマスクデータとして「１」論理を出力
するが、その「１」論理のマスクデータは排他的論理和
回路ＥＸＯＲで「０」論理に反転されて論理比較器１４
に印加される。従って、初期試験で良と判定されたアド
レスは論理比較動作はマスクされ、不良と判定されたア
ドレスは論理比較動作が実行されて良否の判定が行われ
る。 【手続補正３】 【補正対象書類名】図面 【補正対象項目名】図１ 【補正方法】変更 【補正内容】 【図１】【手続補正４】 【補正対象書類名】図面 【補正対象項目名】図４ 【補正方法】変更 【補正内容】 【図４】

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G132 AA09 AC03 AG01 AH07 AK07 AK09 AL31 4M106 AA04 AB07 AC01 BA14 CA26 DJ19 DJ21

Claims (1)

1. 【特許請求の範囲】 【請求項１】 被試験半導体デバイスに試験パターン信
   号を印加し、その応答出力信号と期待値とを論理比較器
   で比較し、不一致の発生を検出して不良セルが存在する
   不良アドレス情報を取得し、その不良アドレス情報を不
   良解析メモリに記憶し、この不良解析メモリに記憶した
   不良アドレス情報を爾後の試験では上記論理比較器にマ
   スクデータとして印加することにより不良アドレスをマ
   スクして試験を行うことができるマスク機能を具備した
   半導体デバイス試験装置において、 上記論理比較器にマスクデータを印加するマスクデータ
   供給路にマスクデータ反転制御部を設け、このマスクデ
   ータ反転制御部の設定により良アドレスをマスクして不
   良アドレスのみを試験するか或いは不良アドレスをマス
   クして良アドレスのみを試験するかを自由に選択できる
   構成としたことを特徴とする半導体デバイス試験装置。