CN114446374A - 一种动态随机存储器的测试方法及存储介质 - Google Patents

一种动态随机存储器的测试方法及存储介质 Download PDF

Info

Publication number
CN114446374A
CN114446374A CN202111609610.8A CN202111609610A CN114446374A CN 114446374 A CN114446374 A CN 114446374A CN 202111609610 A CN202111609610 A CN 202111609610A CN 114446374 A CN114446374 A CN 114446374A
Authority
CN
China
Prior art keywords
data
test unit
background data
test
random access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111609610.8A
Other languages
English (en)
Inventor
刘孜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Jingcun Technology Co ltd
Original Assignee
Shenzhen Jingcun Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Jingcun Technology Co ltd filed Critical Shenzhen Jingcun Technology Co ltd
Priority to CN202111609610.8A priority Critical patent/CN114446374A/zh
Publication of CN114446374A publication Critical patent/CN114446374A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/32—Serial access; Scan testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种动态随机存储器的测试方法及存储介质，该方法包括将动态随机存储器的存储空间划分成至少两个测试单元；获取用于测试的多个背景数据；对于每个背景数据，将背景数据写入动态随机存储器的存储空间后，按照测试单元的地址顺序，根据背景数据取反后依次对每个测试单元进行编程校验，并在编程校验出错的情况下记录当前测试单元的出错信息，立即结束测试方法，或者，直到遍历完全部背景数据后结束测试方法。通过本发明公开的方法，通过不断修改背景数据，让其相邻测试单元的数据都不相同，加大测试强度，提供故障覆盖率。能有效筛选出存储单元出现比特位翻转的颗粒，降低实际场景下老化或者长期使用后的存储器的不良率。

Description

一种动态随机存储器的测试方法及存储介质
技术领域
本发明涉及存储器测试技术领域，特别涉及一种动态随机存储器的测试方法及存储介质。
背景技术
相关技术中，随着集成电路的发展，制成越来越微缩，集成电路的密度越来越高，速度越来越高，与此同时，随着密度和速度提高，集成电路的故障率也随着提高，尤其在动态随机存储器，不能允许1个BIT数据的错误，否则产品运用在手机、平板等设备中会造成系统死机、重启应用程序崩溃等不良现象发生。集成电路wafer除了出厂后的cp测试，还需要做严格的后端测试，但目前所用的测试算法并不能有效地将存储单元不稳定的颗粒筛选出来。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种动态随机存储器的测试方法，能够有效地将存储单元不稳定的颗粒筛选出来。
根据本发明的第一方面实施例的动态随机存储器的测试方法，包括：
将动态随机存储器的存储空间划分成至少两个测试单元；
获取用于测试的多个背景数据，所述多个背景数据与多个预设数据一一对应且每个所述背景数据由对应的所述预设数据生成，所述多个预设数据成等差数列；
对于每个所述背景数据，将所述背景数据写入所述动态随机存储器的存储空间后，按照所述测试单元的地址顺序，根据所述背景数据取反后依次对每个所述测试单元进行编程校验，并在编程校验出错的情况下记录当前所述测试单元的出错信息，并结束所述测试方法；
或者，
对于每个所述背景数据，将所述背景数据写入所述动态随机存储器的存储空间后，按照所述测试单元的地址顺序，根据所述背景数据取反后依次对每个所述测试单元进行编程校验，并在编程校验出错的情况下记录当前所述测试单元的出错信息，直到遍历完全部所述背景数据后结束所述测试方法。
根据本发明实施例的动态随机存储器的测试方法，至少具有如下有益效果：通过不断修改背景数据，让其相邻测试单元的数据都不相同，加大测试强度，提供故障覆盖率。能有效筛选出存储单元出现比特位翻转的颗粒，降低实际场景下老化或者长期使用后的存储器的不良率。
根据本发明的一些实施例，所述背景数据通过以下方式生成：
按预设数量的比特对所述预设数据进行取反操作和移位操作，以得到背景数据。
根据本发明的一些实施例，所述预设数量为8。
根据本发明的一些实施例，还包括：
获取SoC处理器的处理位数，根据所述处理位数将所述预设数据按每8比特进行取反操作和移位操作，以得到对应所述处理位数的背景数据，其中，所述SoC处理器用于向所述动态随机存储器发送测试信号。
根据本发明的一些实施例，所述根据所述背景数据取反后依次对每个所述测试单元进行编程校验，包括：
对所述背景数据进行取反得到写入数据；
在所述测试单元中按顺序选出一个所述测试单元作为当前测试单元，根据所述写入数据对所述当前测试单元进行编程校验；
在所述当前测试单元通过编程校验的情况下，在所述测试单元中选出所述当前测试单元的下一个测试单元作为当前测试单元进行编程校验。
根据本发明的一些实施例，所述根据所述写入数据对所述当前测试单元进行编程校验，包括：
将所述写入数据依次写入所述当前测试单元；
读出所述当前测试单元的存储数据，作为读出数据；
将所述写入数据与所述读出数据进行比对，得到编程校验结果。
根据本发明的一些实施例，所述测试单元按照地址顺序排列，第一个所述测试单元的起始地址对应所述动态随机存储器的存储空间的起始地址，最后一个所述测试单元的末尾地址对应所述动态随机存储器的存储空间的末尾地址。
根据本发明的一些实施例，所述出错信息包括当前所述测试单元所在的地址。
根据本发明的一些实施例，所述等差数列的首项为0x00，公差为1，末项为0x7F。
根据本发明的第二方面实施例的一种存储介质，所述存储介质为计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令用于执行本发明的第一方面实施例中任一项所述的方法。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
下面结合附图和实施例对本发明做进一步的说明，其中：
图1为本发明实施例提供的一个动态随机存储器的测试方法的流程图；
图2为本发明实施例提供的另一个动态随机存储器的测试方法的流程图；
图3为本发明实施例提供的另一个动态随机存储器的测试方法的流程图；
图4为本发明示例一提供的动态随机存储器的测试方法的流程图；
图5为本发明示例二提供的动态随机存储器的测试方法的流程图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，若干的含义是一个以上，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
本发明的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
SoC：System on Chip的缩写，称为系统级芯片，也有称片上系统。
本发明主要解决存储CELL不稳定和长时间使用后出现bit位翻转问题，由于我们无法知道行(ROW)列(COL)的硬件布局，只能先假设ROW1和ROW2、COL1和COL2是相邻的。本发明通过将每8bit间数据均取反后组成背景数据，并不断修改背景数据，让其相邻存储CELL的数据都不相同，加大测试强度，提供故障覆盖率。并且将出错的地址解析出行(ROW)、列(COL)、通道(CHN)和BANK信息，以便更好定位和分析颗粒问题。
本发明实施例提供一种动态随机存储器的测试方法及存储介质，具体通过如下实施例进行说明，首先描述本发明实施例中的动态随机存储器的测试方法。
参照图1，根据本发明实施例的动态随机存储器的测试方法，包括但不限于步骤S110至步骤S140。
步骤S110，将动态随机存储器的存储空间划分成至少两个测试单元；
步骤S120，获取用于测试的多个背景数据，多个背景数据与多个预设数据一一对应且每个背景数据由对应的预设数据生成，多个预设数据成等差数列；
步骤S130，对于每个背景数据，将背景数据写入动态随机存储器的存储空间后，按照测试单元的地址顺序，根据背景数据取反后依次对每个测试单元进行编程校验，并在编程校验出错的情况下记录当前测试单元的出错信息，并结束测试方法；
步骤S140，对于每个背景数据，将背景数据写入动态随机存储器的存储空间后，按照测试单元的地址顺序，根据背景数据取反后依次对每个测试单元进行编程校验，并在编程校验出错的情况下记录当前测试单元的出错信息，直到遍历完全部背景数据后结束测试方法。
在步骤S110中，将动态随机存储器的存储空间划分成至少两个测试单元，测试单元个数大于2，以使得后续依次往测试单元内读写内容进行编程校验时，有利于排查行与行、列与列之间的干扰。
在步骤S120中，多个预设数据成等差数列，多个预设数据一一对应生成多个背景数据，例如0x00对应生成0x00FF00FFFF00FF00，0x01对应生成0x01FE01FEFE01FE01等。
在步骤S130和步骤S140中，在写入背景数据之前，整个存储空间的值是不定态的，先将背景数据写入，让整个存储空间可控。对背景数据进行取反再存入当前测试单元，使得当前测试单元与相邻测试单元存储的值是反的，这样就能形成电势差。测试单元中不稳定的颗粒就可能会出现bit翻转问题，导致编程校验出错，这样能尽可能把不良颗粒筛选出来。
需要说明的是，在本发明实施例中，可在编程校验出错的情况下记录当前测试单元的出错信息，并结束测试方法。也可在编程校验出错的情况下记录当前测试单元的出错信息，直到遍历完全部背景数据后结束测试方法。
可以理解的是，背景数据通过以下方式生成：
按预设数量的比特对预设数据进行取反操作和移位操作，以得到背景数据。
例如，计算公式为：
randata＝data|((0xFF-data)<<8)|(data<<16)|((0xFF-data)<<24)；
背景数据＝((～randata)<<32)|randata。
例如：data为0x1A，则背景数据为0x1AE51AE5E51AE51A，背景数据取反后得到的数据为：0xE51AE51A1AE51AE5。
同理：若data为0x7F时，则背景数据为：0x7F807F80807F807F，则背景数据取反后得到的数据为：0x807F807F7F807F80。
具体的，预设数量为8。
可以理解的是，背景数据是64位还是32位取决于SoC处理器是64位还是32位的，获取SoC处理器的处理位数，根据处理位数将预设数据按每8比特进行取反操作和移位操作，以得到对应处理位数的背景数据，其中，SoC处理器用于向动态随机存储器发送测试信号。
例如，当预设数据为data为0x1A，若处理位数为32位，则背景数据为0x1AE5E51A。
当预设数据为data为0x7F，若处理位数为32位，则背景数据为0x7F80807F。
在一些实施例中，参照图2，根据本发明实施例的动态随机存储器的测试方法，步骤S130或步骤S140还包括但不限于步骤S210至步骤S230。
步骤S210，对背景数据进行取反得到写入数据；
步骤S220，在测试单元中按顺序选出一个测试单元作为当前测试单元，根据写入数据对当前测试单元进行编程校验；
步骤S230，在当前测试单元通过编程校验的情况下，在测试单元中选出当前测试单元的下一个测试单元作为当前测试单元进行编程校验。
具体的，因为物理地址是连续的，只能按顺序进行读写。该顺序可以是升序，也可以是降序，即可以从第一个测试单元递增至第N个测试单元，也可以从第N个测试单元递减至第一个单元。
可以理解的是，测试单元按照地址顺序排列，第一个测试单元的起始地址对应动态随机存储器的存储空间的起始地址，最后一个测试单元的末尾地址对应动态随机存储器的存储空间的末尾地址。
在一些实施例中，参照图3，步骤S220还包括但不限于步骤S310至步骤S320。
步骤S310，将写入数据依次写入当前测试单元；
步骤S320，读出当前测试单元的存储数据，作为读出数据；
步骤S330，将写入数据与读出数据进行比对，得到编程校验结果。
例如，将0x22DD22DDDD22DD22写入当前测试单元，
但读出数据为22DD22DDDD20DD22，则写入数据与读出数据比对后的编程校验结果为数据不一致，然后记录出错信息。
在一实施例中，出错信息包括当前测试单元所在的地址，将地址打印出来。Error:，Addr:B51CCD28。以使得通过报错时的Addr地址信息根据SoC的DRAMC相关寄存器信息去解析，得到行(ROW)、列(COL)、通道(CHN)和BANK信息，以便更好定位和分析颗粒问题。
可以理解的是，等差数列是首项为0x00，公差为1，末项为0x7F。等差数列也可以是首项为0x01，公差为1，末项为0x7F。等差数列还可以是首项为0x01，公差为2，末项为0x7F。等差数列也还可以是首项为0x00，公差为1，末项为0x7E。
下面通过二个实际示例来说明本发明的动态随机存储器的测试方法。
示例一，参照图4，则在示例一中该方法具体包括：
将DRAM空间划分为N个测试单元，其中N是大于或等于2的整数；
依次取DATA数据为0x00、0x01、0x02一直到0x7F；
将每8bit DATA数据取反后组成的64位背景数据写入整个存储单元；
将背景数据取反后得到写入数据，并将写入数据按升序写入第一个测试单元，A＝1；
然后再将测试单元的数据读取出来得到读出数据，将读出数据与写入数据进行比对，得到编程校验结果；
若编程校验结果为数据一致则将写入数据进行写入下一单元，A+1，再次进行比对，直至测试完第N个测试单元；
若编程校验结果为数据不一致时将出错的地址记录下来，结束测试，或者，若编程校验结果为数据不一致时将出错的地址记录下来，再将写入数据继续写入下一单元，A+1，再次进行比对，直至测试完第一个测试单元，结束测试。
示例二，参照图5，则在示例二中该方法具体包括：
将动态随机存储器的存储空间划分成N个测试单元，其中N是大于或等于2的整数；
依次取DATA数据为0x00、0x01、0x02一直到0x7F；
将每8bit的DATA数据取反后组成的64位背景数据写入整个存储单元；
将背景数据取反后得到写入数据，并将写入数据按降序写入第N个测试单元，A＝N；
然后再将测试单元的数据读取出来得到读出数据，将读出数据与写入数据进行比对，得到编程校验结果；
若编程校验结果为数据一致则将写入数据继续写入下一单元，A-1，再次进行比对，直至测试完第一个测试单元；
若编程校验结果为数据不一致时将出错的地址记录下来，结束测试，或者，若编程校验结果为数据不一致时将出错的地址记录下来，再将写入数据继续写入下一单元，A-1，再次进行比对，直至测试完第一个测试单元，结束测试。
此外，本发明的一个实施例还提供了一种计算机可读存储介质，该计算机可读存储介质存储有计算机可执行指令，该计算机可执行指令被一个或多个控制处理器执行，一个或多个控制处理器执行上述方法实施例中的方法，例如，执行以上描述的图1中的方法步骤S110至S140、图2中的方法步骤S210至S230、图3中的方法步骤S310至S330。
以上所描述的装置实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，即可以位于一个地方，或者也可以分布到多个网络节点上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
本公开实施例描述的实施例是为了更加清楚的说明本公开实施例的技术方案，并不构成对于本公开实施例提供的技术方案的限定，本领域技术人员可知，随着技术的演变和新应用场景的出现，本公开实施例提供的技术方案对于类似的技术问题，同样适用。
本领域技术人员可以理解的是，实施例示出的技术方案并不构成对本公开实施例的限定，可以包括比图示更多或更少的步骤，或者组合某些步骤，或者不同的步骤。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、设备中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。
本申请的说明书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应当理解，在本申请中，“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，“a和b”，“a和c”，“b和c”，或“a和b和c”，其中a，b，c可以是单个，也可以是多个。
在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统可以被实施为软件、固件、硬件及其适当的组合。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机可读存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机可读存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机可读存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。此外，在不冲突的情况下，本发明的实施例及实施例中的特征可以相互组合。

Claims (10)

1.一种动态随机存储器的测试方法，其特征在于，包括：
将动态随机存储器的存储空间划分成至少两个测试单元；
获取用于测试的多个背景数据，所述多个背景数据与多个预设数据一一对应且每个所述背景数据由对应的所述预设数据生成，所述多个预设数据成等差数列；
对于每个所述背景数据，将所述背景数据写入所述动态随机存储器的存储空间后，按照所述测试单元的地址顺序，根据所述背景数据取反后依次对每个所述测试单元进行编程校验，并在编程校验出错的情况下记录当前所述测试单元的出错信息，并结束所述测试方法；
或者，
对于每个所述背景数据，将所述背景数据写入所述动态随机存储器的存储空间后，按照所述测试单元的地址顺序，根据所述背景数据取反后依次对每个所述测试单元进行编程校验，并在编程校验出错的情况下记录当前所述测试单元的出错信息，直到遍历完全部所述背景数据后结束所述测试方法。
2.根据权利要求1所述的一种动态随机存储器的测试方法，其特征在于，所述背景数据通过以下方式生成：
按预设数量的比特对所述预设数据进行取反操作和移位操作，以得到背景数据。
3.根据权利要求2所述的一种动态随机存储器的测试方法，其特征在于，所述预设数量为8。
4.根据权利要求3所述的一种动态随机存储器的测试方法，其特征在于，还包括：
获取SoC处理器的处理位数，根据所述处理位数将所述预设数据按每8比特进行取反操作和移位操作，以得到对应所述处理位数的背景数据，其中，所述SoC处理器用于向所述动态随机存储器发送测试信号。
5.根据权利要求1所述的一种动态随机存储器的测试方法，其特征在于，所述根据所述背景数据取反后依次对每个所述测试单元进行编程校验，包括：
对所述背景数据进行取反得到写入数据；
在所述测试单元中按顺序选出一个所述测试单元作为当前测试单元，根据所述写入数据对所述当前测试单元进行编程校验；
在所述当前测试单元通过编程校验的情况下，在所述测试单元中选出所述当前测试单元的下一个测试单元作为当前测试单元进行编程校验。
6.根据权利要求5所述的一种动态随机存储器的测试方法，其特征在于，所述根据所述写入数据对所述当前测试单元进行编程校验，包括：
将所述写入数据依次写入所述当前测试单元；
读出所述当前测试单元的存储数据，作为读出数据；
将所述写入数据与所述读出数据进行比对，得到编程校验结果。
7.根据权利要求5所述的一种动态随机存储器的测试方法，其特征在于，所述测试单元按照地址顺序排列，第一个所述测试单元的起始地址对应所述动态随机存储器的存储空间的起始地址，最后一个所述测试单元的末尾地址对应所述动态随机存储器的存储空间的末尾地址。
8.根据权利要求1所述的一种动态随机存储器的测试方法，其特征在于，所述出错信息包括当前所述测试单元所在的地址。
9.根据权利要求1所述的一种动态随机存储器的测试方法，其特征在于，所述等差数列的首项为0x00，公差为1，末项为0x7F。
10.一种存储介质，所述存储介质为计算机可读存储介质，其特征在于，存储有计算机可执行指令，所述计算机可执行指令用于执行如权利要求1至9中任意一项所述的方法。
CN202111609610.8A 2021-12-27 2021-12-27 一种动态随机存储器的测试方法及存储介质 Pending CN114446374A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111609610.8A CN114446374A (zh) 2021-12-27 2021-12-27 一种动态随机存储器的测试方法及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111609610.8A CN114446374A (zh) 2021-12-27 2021-12-27 一种动态随机存储器的测试方法及存储介质

Publications (1)

Publication Number Publication Date
CN114446374A true CN114446374A (zh) 2022-05-06

Family

ID=81363695

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111609610.8A Pending CN114446374A (zh) 2021-12-27 2021-12-27 一种动态随机存储器的测试方法及存储介质

Country Status (1)

Country Link
CN (1) CN114446374A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115620794A (zh) * 2022-11-18 2023-01-17 北京智芯微电子科技有限公司 快速存储器的测试方法及测试装置、存储介质、芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101692351A (zh) * 2009-11-02 2010-04-07 华为技术有限公司 存储器测试方法及装置
CN107516546A (zh) * 2017-07-07 2017-12-26 中国航空工业集团公司西安飞行自动控制研究所 一种随机存储器的在线检测装置及方法
CN111554344A (zh) * 2020-04-28 2020-08-18 深圳佰维存储科技股份有限公司 存储单元测试方法、装置、存储介质及电子设备
CN112420115A (zh) * 2020-11-05 2021-02-26 深圳市宏旺微电子有限公司 一种动态随机存取存储器的故障检测方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101692351A (zh) * 2009-11-02 2010-04-07 华为技术有限公司 存储器测试方法及装置
CN107516546A (zh) * 2017-07-07 2017-12-26 中国航空工业集团公司西安飞行自动控制研究所 一种随机存储器的在线检测装置及方法
CN111554344A (zh) * 2020-04-28 2020-08-18 深圳佰维存储科技股份有限公司 存储单元测试方法、装置、存储介质及电子设备
CN112420115A (zh) * 2020-11-05 2021-02-26 深圳市宏旺微电子有限公司 一种动态随机存取存储器的故障检测方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115620794A (zh) * 2022-11-18 2023-01-17 北京智芯微电子科技有限公司 快速存储器的测试方法及测试装置、存储介质、芯片

Similar Documents

Publication Publication Date Title
US11461038B2 (en) Method, device and terminal for testing memory chip
JP5105351B2 (ja) 不揮発性半導体記憶装置
CN109144754B (zh) 一种可靠性测试方法及装置
CN113035260B (zh) 一种动态随机存储器的测试方法及系统
US20080282120A1 (en) Memory structure, repair system and method for testing the same
CN112420115B (zh) 一种动态随机存取存储器的故障检测方法
CN114446374A (zh) 一种动态随机存储器的测试方法及存储介质
CN102893263B (zh) 内存检测方法和内存检测装置
CN113035265B (zh) 坏块筛选方法、装置、可读存储介质及电子设备
CN112420114B (zh) 一种存储芯片的故障检测方法及装置
US11501845B2 (en) Data access system, and method for operating a data access system
CN205541960U (zh) 一种与非型闪存中坏列的处理装置及与非型闪存
CN112102875B (zh) Lpddr测试方法、装置、可读存储介质及电子设备
US20100162057A1 (en) Method for Detecting Disturb Phenomena between Neighboring Blocks in Non-volatile Memory
CN114203252A (zh) 非易失存储器的坏块检测方法、装置、设备及存储介质
CN106598769A (zh) Emmc烧录文件检验的方法及装置
CN112447241A (zh) 一种实现数据重读的方法、装置、计算机存储介质及终端
CN109032962B (zh) 数据存储方法、装置和嵌入式系统
CN112599178A (zh) Dram测试方法、装置、可读存储介质及电子设备
US20170346505A1 (en) Circuits and methods for writing and reading data
CN109388564A (zh) 一种测试方法、装置及电子设备
US11621052B1 (en) Method for testing memory device and test system
US20170206982A1 (en) Memory device and method for testing a memory device
CN115440287A (zh) Ssd坏块筛选方法、装置和电子装置
KR102159260B1 (ko) Stt-mram에서의 결함 mtj 셀 스크린 방법 및 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220506

RJ01 Rejection of invention patent application after publication