CN102893263B - 内存检测方法和内存检测装置 - Google Patents
内存检测方法和内存检测装置 Download PDFInfo
- Publication number
- CN102893263B CN102893263B CN201180001054.4A CN201180001054A CN102893263B CN 102893263 B CN102893263 B CN 102893263B CN 201180001054 A CN201180001054 A CN 201180001054A CN 102893263 B CN102893263 B CN 102893263B
- Authority
- CN
- China
- Prior art keywords
- elementary cell
- write operation
- internal memory
- physical location
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
一种内存检测方法和内存检测装置。方法包括以下步骤：对内存物理单元中的基本单元进行间隔写入操作(S101)；对进行写入操作的基本单元进行回读检测，以确定写入数值与回读数值不同的基本单元(S102)。本内存检测方法和内存检测装置，通过对内存物理单元上的基本单元进行间隔写入操作，在对执行写入操作后的基本单元进行回读时，能够及时发现存在故障而互相影响的相邻基本单元，从而提高了内存检测的准确性，提高了内存和设备的可靠性。
Description
技术领域
本发明涉及信息技术领域，特别涉及一种内存检测方法和内存检测装置。
背景技术
随着存储芯片集成度的不断提高，芯片内部存储单元间相互干扰问题变得越来越突出，而内存是否可靠对设备的可靠性起到至关重要的作用。
现有的内存检测方法，按照逻辑地址依次递增或依次递减的顺序，对内存进行写入和回读检测，然而，逻辑地址依次递增或依次递减进行写入和回读的过程中，在物理结构上相邻的单元可能写入相同的数据，而当物理结构上相邻的单元数据相同(即电荷相同)时，通常不会相互影响进而产生数据变化，因此无法检测到其中的失效单元，导致检测结果不准确，进而影响到内存和设备的可靠性。
发明内容
本发明实施例提供了一种内存检测方法和内存检测装置，用以解决现有技术无法及时发现失效的存储单元，进而影响到内存和设备可靠性的问题。
本发明实施例提供一种内存检测方法，包括：
对内存物理单元中的基本单元进行间隔写入操作；
对进行写入操作的基本单元进行回读检测，以确定写入数值与回读数值不同的基本单元。
本发明实施例提供一种内存检测装置，包括：
写入模块，用于对内存物理单元中的基本单元进行间隔写入操作；
回读检测模块，用于对进行写入操作的基本单元进行回读检测，以确定写入数值与回读数值不同的基本单元。
本发明实施例提供的内存检测方法和内存检测装置，通过对内存物理单元上的基本单元进行间隔写入操作，在对执行写入操作后的基本单元进行回读时，能够及时发现存在故障而互相影响的相邻基本单元，从而提高了内存检测的准确性，提高了内存和设备的可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的内存检测方法第一实施例的流程图；
图2a为本发明提供的间隔2列进行逐行写入操作的执行顺序示意图；
图2b为本发明提供的间隔2列进行逐行写入操作内存物理单元的数据变化示意图；
图3a为本发明提供的间隔4列进行逐行写入操作的执行顺序示意图；
图3b为本发明提供的间隔4列进行逐行写入操作内存物理单元的数据变化示意图；
图4a为本发明提供的间隔3列进行逐行写入操作的执行顺序示意图；
图4b为本发明提供的间隔3列进行逐行写入操作内存物理单元的数据变化示意图；
图5为本发明提供的内存检测装置第一实施例的结构图；
图6为本发明提供的内存检测装置第一实施例的结构图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明提供的内存检测方法第一实施例的流程图，如图1所示，该方法包括：
S101、对内存物理单元中的基本单元进行间隔写入操作；
S102、对进行写入操作的基本单元进行回读检测，以确定写入数值与回读数值不同的基本单元。
本发明实施例提供的内存检测方法中涉及的内存，可以是基站、无线网络控制器、服务器、核心网设备等通信设备上的内存，还可以是手机、计算机等终端设备上的内存。
本发明实施例中涉及的内存物理单元可以是上述各种设备中的整个内存，也可以是上述各种设备的内存中的某一块物理存储体(物理存储体的数量通常以BANK表示)。基本单元用来表示内存物理单元中的最小存储单元，即内存物理单元中最基本的存储结构。每个基本单元中存储一个数据信息0或1(即未充电荷或充满电荷)，基本单元呈矩阵状排列。
如果内存物理单元存在设计缺陷，则会导致某些基本单元失效，而失效的基本单元会影响或干扰相邻的基本单元，失效的基本单元及其相邻的受到影响的基本单元内的电荷会发生变化，即失效的基本单元及其相邻的受到影响的基本单元内存储的数据可能从1变成0，或者从0变成1，由此引发内存数据错误。然而，同行或同列的相邻基本单元，如果其数值均为0或均为1(即都未充电荷或充满电荷)时，通常不会相互影响而导致存储的数据发生变化。而如果同行或同列相邻的基本单元一个数据为1，另一个数据为0，则可能会出现数据为1的基本单元上的电荷流向数据为0的基本单元的情况。据此，本发明提供的内存检测方法，对内存物理单元中的基本单元进行间隔写入操作，以使相邻的基本单元中的数据不同，由于失效的基本单元在与相邻的基本单元存储数据不同的情况下，会由于失效的基本单元的影响而导致失效的基本单元和相邻的基本单元存储数据发生变化，因此，在写入操作之后再进行回读检测操作时，可以通过回读的数据与写入数据是否不一致来确定失效的基本单元。
本发明实施例提供的内存的检测方法，如果基本单元的初始值为0，则可以对基本单元进行写1操作；如果基本单元的初始值为1，则可以对基本单元进行写0操作。
对基本单元进行间隔写入操作可以逐行进行，在每行中间隔一定列数进行写入操作，所谓逐行进行间隔写入操作可以是指：在对任一行中的一个基本单元进行写入操作后，跳过设定列数再进行写入操作，直到该行末尾未进行写入操作的基本单元个数小于设定间隔列数为止，再对下一行进行间隔写入操作；
对基本单元进行间隔写入操作还可以逐列进行，具体可以是：在对任一列中的一个基本单元进行写入操作后，跳过设定行数再进行写入操作，直到该列末尾未进行写入操作的基本单元个数小于设定间隔行数为止，再对下一列进行间隔写入操作。
以逐行进行写入操作为例，间隔的列数可以为n，n大于0，且小于等于每行中基本单元的个数。还有另外一种实现方式：考虑到在实际进行检测操作时，通常需要根据逻辑地址进行寻址获知基本单元在内存中的实际的物理位置，而逻辑地址通常是二进制的，因此，间隔的列数可以选取，2m为大于0的整数，且2m小于等于每行中基本单元的个数。逐列进行写入操作时，间隔的行数也可以为n或2m。
仍以逐行进行写入操作为例，由于在每行中进行的是间隔写入操作，因此当第一次遍历所有行之后(一次遍历是指：从第一行开始进行写入操作直至完成最后一行的写入操作)，每行中仍有至少一半的基本单元没有进行写入操作。因此，可以进行第二次遍历，对每行中没有进行写入操作的基本单元进行间隔写入操作，直至对所有内存物理单元中的基本单元完成写入操作。需要说明的是，遍历的次数取决于间隔的列数，例如：当间隔的列数为2时，只需经过两次遍历便可以完成对内存物理单元中的所有基本单元的写入操作。间隔列数越大，所需的遍历操作次数越多。
可以看出，本发明实施例提供的内存检测方法中，在对任意大小的内存物理单元进行检测时，如果逐行进行写入操作，则可以通过至少两次遍历实现对该内存物理单元中的所有基本单元进行检测，而在每一次遍历过程中检测的基本单元的物理地址都是连续的。因此，在进行内存检测时，可以将整个内存按照空间结构划分为任意块内存物理单元(其中每一块内存物理单元可以是一个BANK或几个BANK)，可以逐块对内存物理单元进行检测(对于每块内存物理单元进行至少两次遍历以实现对该块内存物理单元中所有基本单元进行检测)，从而实现对整个内存中的所有基本单元进行检测。
在对每个基本单元进行写入操作之后，可以立即进行回读操作，以检测基本单元中的数值是否与写入的值一致，还可以在对至少一行或一列基本单元进行写入操作之后，再进行回读检测操作。如果某一基本单元回读出的数值与写入的数值不一致，则该基本单元可能为失效的基本单元，或者是，该基本单元的相邻基本单元为失效的基本单元，该基本单元由于受到相邻的失效基本单元的影响而导致回读数值与写入数值不相同。即，如果相邻两个基本单元均出现回读数值与写入数值不相同的情况，并不能确定是其中哪一个基本单元失效，因此，需要将这两个基本单元都进行记录并且进行后续的维修处理。
内存中通常包括数个BANK，如果每个BANK对应1bit数据，则在进行检测时，可以8bit为一组同步检测，检测采用的数据可以为：0×00～0×ff、0×11～0×ee、0×22～0×dd、0×44～0×bb以及0×88～0×77；还可以16bit为一组进行同步检测，检测采用的数据可以为：0×0000～0×ffff、0×1111～0×eeee、0×2222～0×dddd、0×4444～0×bbbb以及0×8888～0×7777。或者，可以以32bit/64bit为一组进行同步检测，检测采用的数据可以为：0×00～0×ff、0×11～0×ee、0×22～0×dd、0×44～0×bb以及0×88～0×77。
本发明实施例提供的内存检测方法，通过对内存物理单元上的基本单元进行间隔写入操作，以使相邻的基本单元中的数据不同，由于失效的基本单元在与相邻的基本单元存储数据不同的情况下，会由于失效的基本单元的影响而导致失效的基本单元和相邻的基本单元存储数据发生变化，因此，在对执行写入操作后的基本单元进行回读时，能够通过回读的数据与写入数据是否一致来确定失效的基本单元，及时发现存在故障而互相影响的相邻基本单元，从而提高了内存检测的准确性，提高了内存和设备的可靠性。
本发明提供的内存检测方法第二实施例，作为一种可选的实施方式，进行间隔写入操作可以采用间隔设定列数逐行对基本单元进行写入操作，直至遍历内存物理单元中的全部基本单元。
具体可以以内存物理单元中第一行的起始位置为起点，间隔设定列数逐行对基本单元进行写入操作；当对内存物理单元中的最后一行进行写入操作后，返回第一行进行写入操作，即，当到达最后一行后，将第一行与最后一行接续起来进行写入操作。或者，在对最后一行进行写入操作后，还可以以起始位置的下一个基本单元为起点，间隔设定列数逐行对基本单元进行写入操作。即，当到达最后一行后，重新回到第一行，从原来的起始位置偏移至少一个基本单元开始检测，具体的偏移量可以根据间隔的列数而定，例如：如果间隔列数为2，则说明起始位置的下一个基本单元尚未进行写入操作和回读检测操作，则可以从起始位置偏移一个基本单元开始检测；如果间隔列数为3，则说明起始位置的下两个基本单元均未进行写入操作和回读检测操作，则可以从起始位置偏移一个或2个基本单元开始检测，依次类推，各种情况不一一列举。
作为另一种可选的实施方式，进行间隔写入操作还可以采用间隔设定行数逐列对基本单元进行写入操作，直至遍历内存物理单元中的全部基本单元。
与逐行进行写入操作类似的，逐列写入时也可以以内存物理单元中第一列的起始位置为起点，间隔设定行数逐列对基本单元进行写入操作；当对内存物理单元中的最后一列进行写入操作后，可以返回第一列进行写入操作，或者，还可以以起始位置的下一个基本单元为起点，间隔设定行数逐列对基本单元进行写入操作。
本实施例提供的内存检测方法中，在进行逐行检测时，间隔的设定列数可以为n，n大于0且小于等于每行中基本单元的个数。另一种实现方式为：考虑到在实际进行检测操作时，通常需要根据逻辑地址进行寻址获知基本单元在内存中的实际的物理地址，而逻辑地址通常是二进制的，因此，一种较佳的实施方式可以是：间隔2m列进行写入操作，m为大于0的整数，且2m小于等于每行中基本单元的个数。
类似的，在进行逐列检测时，设定行数可以为n，n大于0且小于等于每列中基本单元的个数，或者，设定行数可以为2m，m为大于等于0的整数，且2m小于等于每列中基本单元的个数。
进行回读检测操作，一种可行的方式可以在对每个基本单元进行写入操作后立刻进行，另一种可行的方式可以在对存储单元的至少一行或一列基本单元进行写入操作后进行。
另外，在进行写入操作前，可以首先对待检测的内存物理单元中的全部基本单元进行初始化操作。进行的写入操作可为初始化操作的取反操作，即，如果将基本单元初始化为0，则写入操作写入的数值可以为1，如果基本单元有效，则回读检测时读取的数值也为1，如果基本单元失效，则回读检测时读取的数值可能会变为0；如果将基本单元初始化为1，则写入操作写入的数值可以为0，如果基本单元有效，则回读检测时读取的数值也为0，如果基本单元失效，则回读检测时读取的数值可能会变为1。
其中，在对基本单元进行初始化操作之后，并且在对基本单元进行写入操作之前，还可以对基本单元进行读取操作，以确定读取数值与初始化数值不同的基本单元。仍以逐行进行写入操作为例，在内存物理单元中的所有基本单元都完成初始化但尚未开始写入操作之前，由于内存物理单元中的所有基本单元都被初始化为1或0，在这种情况下，即使内存物理单元中存在失效的基本单元，也会由于各相邻的基本单元中存储的电荷(数据)都相同而通常不会出现电荷流动的情况，进而通常不会出现基本单元中数据变化的情况。因此，在完成基本单元的初始化操作后，可以直接进行第一次遍历操作(一次遍历是指：从第一行开始进行写入操作直至完成最后一行的写入操作)。而在进行第二次遍历时，由于可以以第一次遍历操作的起始位置的下一个基本单元为起点，在这种情况下，如果第一次遍历操作的起点基本单元和第二次操作的起点基本单元均有效的情况下，进行第二次遍历之前，第二次遍历的起点中存储的数值应为初始化的数值，而与第二次遍历的起点相邻的第一次遍历的起点中存储的数值应为写入操作的数值。但如果第一次遍历操作的起点基本单元和第二次操作的起点基本单元中存在失效的基本单元，则第一次遍历操作的起点基本单元和第二次操作的起点基本单元存储的数值都会发生变化。可以理解的是，除了第二次遍历的起点之外，对于第二次遍历的其他基本单元，也存在与之相邻的已在第一次遍历中完成写入操作的基本单元。据此，在进行第二次遍历之前，可以首先对基本单元进行读取操作，如果读取的数值与初始化的数值不同，则读取的基本单元与其相邻的已在第一次遍历之前进行写入操作的基本单元中存在失效的基本单元。
对于逐行进行写入操作，当间隔的列数大于2时，需要经过两次以上遍历来完成对内存物理单元中的所有基本单元的写入操作。间隔列数越大，所需的遍历操作次数越多。可以理解的是，当需要进行第三次遍历、第四次遍历或者更多次遍历时，在进行遍历之前，对于需要在这些遍历过程中进行写入操作的基本单元，均存在与之相邻的已完成写入操作的基本单元，因此，在需要进行第三次遍历、第四次遍历或者更多次遍历之前，可以首先对基本单元进行读取操作，如果读取的数值与初始化的数值不同，则读取的基本单元与其相邻的已进行写入操作的基本单元中存在失效的基本单元。
图2a所示为间隔2列进行逐行写入操作的执行顺序示意图，图2a中进行检测的内存物理单元由8行乘以8列个基本单元组成。其中，1、2、3......64分别表示进行写入操作的执行顺序。
其中，默认为将该8行乘以8列的内存物理单元中的所有基本单元初始化为0，图2a所示的r0-w1-r1中，r0表示写入操作之前的读取操作，读取基本单元中存储的1bit数据(如果基本单元有效，则读取操作读取的数值为0，否则，读取操作读取的数值为0)，w1表示写入1bit数据1，r1表示回读1bit数据(如果基本单元有效，则回读的数据为1，如果基本单元失效，则回读的数据为0)。图2b为间隔2列进行逐行写入操作内存物理单元的数据变化示意图。
图3a所示为间隔4列进行逐行写入操作的执行顺序示意图，其中，1、2、3......64表示进行写入操作的执行顺序。图3a中默认为将内存物理单元中的所有基本单元初始化为1，图3a所示的r1-w0-r0中，r1表示写入操作之前的读取操作，读取基本单元中存储的1bit数据(如果基本单元有效，则读取操作读取的数值为1，否则，读取操作读取的数值为0)，w0表示写入1bit数据0，r0表示回读1bit数据(如果基本单元有效，则回读的数据为0，如果基本单元失效，则回读的数据为1)。图3b为间隔4列进行逐行写入操作内存物理单元的数据变化示意图。
图4a所示为间隔3列进行逐行写入操作的执行顺序示意图，其中，1、2、3......64表示进行写入操作的执行顺序。图4a中默认为将内存物理单元中的所有基本单元初始化为1，图4a所示的r1-w0-r0中，r1表示写入操作之前的读取操作，读取基本单元中存储的1bit数据(如果基本单元有效，则读取操作读取的数值为1，否则，读取操作读取的数值为0)，w0表示写入1bit数据0，r0表示读取1bit数据(如果基本单元有效，则回读的数据为0，如果基本单元失效，则回读的数据为1)。图4b为间隔3列进行逐行写入操作内存物理单元的数据变化示意图。
需要说明的是，从图2b、图3b和图4b中可以看出，在以任意一种间隔进行逐行或逐列写入操作时，在进行最后一次遍历操作时，在每行或每列中，尚未进行写入操作的基本单元，其相邻的两个基本单元都已进行了写入操作。而在这种情况下，可以直接通过写入操作之前的读取操作便能够获知该尚未进行写入操作的基本单元是否受到相邻基本单元的干扰，或者是否影响相邻的基本单元而出现数据错误。如果读取操作中读取的数值正确，则可进一步进行写入操作及回读检测操作。
由于失效的基本单元在与相邻的基本单元存储数据不同的情况下，会由于失效的基本单元的影响而导致失效的基本单元和相邻的基本单元存储数据发生变化，因此，在对执行写入操作后的基本单元进行回读时，能够通过回读的数据与写入数据是否一致来确定失效的基本单元，及时发现存在故障而互相影响的相邻基本单元，从而提高了内存检测的准确性，提高了内存和设备的可靠性。
本发明实施例提供的内存检测方法，结合内存的行、列结构，通过对内存物理单元上的基本单元进行间隔写入操作，以使相邻的基本单元中的数据不同，由于失效的基本单元在与相邻的基本单元存储数据不同的情况下，会由于失效的基本单元的影响而导致失效的基本单元和相邻的基本单元存储数据发生变化，因此，在对执行写入操作后的基本单元进行回读时，能够通过回读的数据与写入数据是否一致来确定失效的基本单元。另外，还第二次遍历、第三次遍历或后续的遍历过程中，在进行写入操作之前，还可以通过读取操作确定失效的基本单元。
本发明实施例提供的内存检测方法，进行写入操作的基本单元的物理地址是连续的，因此，能过对存储单元进行一次较为完成的检测，因此，提高了内存检测的全面和准确性，能够提升存储颗粒故障筛选率，及时发现内存中的实效基本单元，从而把含故障隐患内存类的产品拦截在发货前，降低维护成本，进而提高了内存和设备的可靠性。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
图5为本发明提供的内存检测装置第一实施例的结构图，如图5所示，该装置包括：写入模块11和回读检测模块12；
写入模块11，用于对内存物理单元中的基本单元进行间隔写入操作；
回读检测模块12，用于对进行写入操作的基本单元进行回读检测，以确定写入数值与回读数值不同的基本单元。
本发明实施例提供的内存检测装置，可以对基站、无线网络控制器、服务器、核心网设备等通信设备上的内存进行检查，还可以对手机、计算机等终端设备上的内存进行检测。
本发明实施例中涉及的内存物理单元可以是上述各种设备中的整个内存，也可以是上述各种设备的内存中的某一块物理存储体(物理存储体的数量通常以BANK表示)。基本单元用来表示内存物理单元中的最小存储单元，即内存物理单元中最基本的存储结构。每个基本单元中存储一个数据信息0或1(即未充电荷或充满电荷)，基本单元呈矩阵状排列。
本实施例提供的内存检测装置中，可以通过写入模块11对内存物理单元中的基本单元进行间隔写入操作，以使相邻的基本单元中的数据不同，由于失效的基本单元在与相邻的基本单元存储数据不同的情况下，会由于失效的基本单元的影响而导致失效的基本单元和相邻的基本单元存储数据发生变化，因此，在写入操作之后，可以通过回读检测模块12进行回读检测操作时，通过回读的数据与写入数据是否不一致来确定失效的基本单元。
其中，如果基本单元的初始值为0，则写入模块11可以对基本单元进行写1操作；如果基本单元的初始值为1，则写入模块11可以对基本单元进行写0操作。
写入模块11可以对基本单元进行间隔写入操作可以逐行进行，在每行中间隔一定列数进行写入操作，所谓逐行进行间隔写入操作可以是指：在对任一行中的一个基本单元进行写入操作后，跳过设定列数再进行写入操作，直到该行末尾未进行写入操作的基本单元个数小于设定间隔列数为止，再对下一行进行间隔写入操作；
写入模块11还可以对基本单元进行逐列写入操作，具体可以是：在对任一列中的一个基本单元进行写入操作后，跳过设定行数再进行写入操作，直到该列末尾未进行写入操作的基本单元个数小于设定间隔行数为止，再对下一列进行间隔写入操作。
以逐行进行写入操作为例，间隔的列数可以为n，n大于0，且小于等于每行中基本单元的个数。还有另外一种实现方式：考虑到在实际进行检测操作时，通常需要根据逻辑地址进行寻址获知基本单元在内存中的实际的物理位置，而逻辑地址通常是二进制的，因此，间隔的列数可以选取，2m为大于0的整数，且2m小于等于每行中基本单元的个数。逐列进行写入操作时，间隔的行数也可以为n或2m。
在写入模块11对每个基本单元进行写入操作之后，回读检测模块12可以立即进行回读操作，以检测基本单元中的数值是否与写入的值一致，回读检测模块12还可以在写入模块11对至少一行或一列基本单元进行写入操作之后，再进行回读检测操作。如果某一基本单元回读出的数值与写入的数值不一致，则该基本单元可能为失效的基本单元，或者是，该基本单元的相邻基本单元为失效的基本单元，该基本单元由于受到相邻的失效基本单元的影响而导致回读数值与写入数值不相同。即，如果相邻两个基本单元均出现回读数值与写入数值不相同的情况，并不能确定是其中哪一个基本单元失效，因此，需要将这两个基本单元都进行记录并且进行后续的维修处理。
本实施例提供的内存检测装置与本发明实施例提供的内存检测方法相对应，为执行内存检测方法的功能设备，其具体的执行过程可参见本发明提供的内存检测方法实施例。
本发明实施例提供的内存检测装置，通过对内存物理单元上的基本单元进行间隔写入操作，以使相邻的基本单元中的数据不同，由于失效的基本单元在与相邻的基本单元存储数据不同的情况下，会由于失效的基本单元的影响而导致失效的基本单元和相邻的基本单元存储数据发生变化，因此，在对执行写入操作后的基本单元进行回读时，能够通过回读的数据与写入数据是否一致来确定失效的基本单元，及时发现存在故障而互相影响的相邻基本单元，从而提高了内存检测的准确性，提高了内存和设备的可靠性。
图6为本发明提供的内存检测装置第二实施例的结构图，如图6所示，该装置包括：写入模块11和回读检测模块12；
作为一个较佳的实施例，写入模块11可以具体用于：间隔设定列数逐行对所述基本单元进行写入操作，直至遍历所述内存物理单元中的全部基本单元；或者，间隔设定行数逐列对所述基本单元进行写入操作，直至遍历所述内存物理单元中的全部基本单元。
其中，所述设定列数为n，n大于0且小于等于每行中基本单元的个数，或者，所述设定列数为2m，m为大于0的整数，且2m小于等于每行中基本单元的个数；
所述设定行数为n，n大于0且小于等于每列中基本单元的个数，或者，所述设定行数为2m，m为大于0的整数，且2m小于等于每列中基本单元的个数。
进一步的，写入模块11还可以具体用于：以所述内存物理单元中第一行的起始位置为起点，间隔设定列数逐行对所述基本单元进行写入操作；
当对所述内存物理单元中的最后一行进行写入操作后，返回所述第一行进行写入操作，或者，以所述起始位置的下一个基本单元为起点，间隔设定列数逐行对所述基本单元进行写入操作；
或者，以所述内存物理单元中第一列的起始位置为起点，间隔设定行数逐列对所述基本单元进行写入操作；
当对所述内存物理单元中的最后一列进行写入操作后，返回所述第一列进行写入操作，或者，以所述起始位置的下一个基本单元为起点，间隔设定行数逐列对所述基本单元进行写入操作。
本实施例提供的内存检测装置，还可以包括：初始化模块13，用于在所述写入模块11对内存物理单元中的基本单元进行间隔写入操作之前，对所述内存物理单元中的基本单元进行初始化操作。
其中，写入模块11执行的写入操作为所述初始化模块13执行的初始化操作的取反操作。
进一步的，该装置还可以包括：读取模块14，用于对初始化操作后的基本单元进行读取操作，以确定读取数值与初始化数值不同的基本单元。
进一步的，所述回读检测模块12可以具体用于：对每个所述基本单元进行写入操作后，立刻进行回读检测操作；或者，对所述至少一行或一列基本单元进行写入操作后，对所述至少一行或一列进行写入操作的基本单元进行回读检测操作。
具体的，写入模块11可以采用间隔设定列数逐行对基本单元进行写入操作，直至遍历内存物理单元中的全部基本单元。
写入模块11可以以内存物理单元中第一行的起始位置为起点，间隔设定列数逐行对基本单元进行写入操作；当对内存物理单元中的最后一行进行写入操作后，返回第一行进行写入操作，即，当到达最后一行后，将第一行与最后一行接续起来进行写入操作。或者，在对最后一行进行写入操作后，还可以以起始位置的下一个基本单元为起点，间隔设定列数逐行对基本单元进行写入操作。即，当到达最后一行后，重新回到第一行，从原来的起始位置偏移至少一个基本单元开始检测，具体的偏移量可以根据间隔的列数而定，例如：如果间隔列数为2，则说明起始位置的下一个基本单元尚未进行写入操作和回读检测操作，则可以从起始位置偏移一个基本单元开始检测；如果间隔列数为3，则说明起始位置的下两个基本单元均未进行写入操作和回读检测操作，则可以从起始位置偏移一个或2个基本单元开始检测，依次类推，各种情况不一一列举。
写入模块11还可以采用间隔设定行数逐列对基本单元进行写入操作，直至遍历内存物理单元中的全部基本单元。
与逐行进行写入操作类似的，写入模块11进行逐列写入时也可以以内存物理单元中第一列的起始位置为起点，间隔设定行数逐列对基本单元进行写入操作；当对内存物理单元中的最后一列进行写入操作后，可以返回第一列进行写入操作，或者，还可以以起始位置的下一个基本单元为起点，间隔设定行数逐列对基本单元进行写入操作。
写入模块11逐行进行写入操作时，间隔的设定列数可以为n，n大于0且小于等于每行中基本单元的个数。而一种较佳的实施方式可以是：写入模块11间隔2m列进行写入操作，m为大于0的整数，且2m小于等于每行中基本单元的个数。
类似的，在进行逐列检测时，设定行数可以为n，n大于0且小于等于每列中基本单元的个数，或者，设定行数可以为2m，m为大于等于0的整数，且2m小于等于每列中基本单元的个数。
回读检测模块12可以在写入模块11对每个基本单元进行写入操作后立刻进行回读，或者是在写入模块11对存储单元的至少一行或一列基本单元进行写入操作后进行。
另外，在进行写入操作前，可以通过初始化模块13对待检测的内存物理单元中的全部基本单元进行初始化操作。写入模块11进行的写入操作可为初始化模块13进行初始化操作的取反操作。
其中，在初始化模块13对基本单元进行初始化操作之后，并且在写入模块11对基本单元进行写入操作之前，还可以通过读取模块14对基本单元进行读取操作，以确定读取数值与初始化数值不同的基本单元。例如：如果写入模块11进行逐行写入操作，则在写入模块11进行第二次遍历、第三次遍历或后续遍历之前，对于需要在这些遍历过程中进行写入操作的基本单元，均存在与之相邻的已完成写入操作的基本单元，因此，在写入模块11进行第三次遍历、第四次遍历或者更多次遍历之前，可以通过读取模块14对基本单元进行读取操作，如果读取模块14读取的数值与初始化的数值不同，则读取的基本单元与其相邻的已进行写入操作的基本单元中存在失效的基本单元。
本实施例提供的内存检测装置与本发明实施例提供的内存检测方法相对应，为执行内存检测方法的功能设备，其具体的执行过程可参见本发明提供的内存检测方法实施例。
本发明实施例提供的内存检测装置，其功能可以集成到数字信号处理(Digital Signal Processing；简称：DSP)芯片或现场可编程门阵列(Field-Programmable Gate Array；简称：FPGA)芯片上进行软件开发来实现，也可以通过专用集成电路(Application Specific Integrated Circuit；简称：ASIC)或其他硬件电路的方式固化实现。
本发明实施例提供的内存检测装置，结合内存的行、列结构，通过对内存物理单元上的基本单元进行间隔写入操作，以使相邻的基本单元中的数据不同，由于失效的基本单元在与相邻的基本单元存储数据不同的情况下，会由于失效的基本单元的影响而导致失效的基本单元和相邻的基本单元存储数据发生变化，因此，在对执行写入操作后的基本单元进行回读时，能够通过回读的数据与写入数据是否一致来确定失效的基本单元。另外，还第二次遍历、第三次遍历或后续的遍历过程中，在进行写入操作之前，还可以通过读取操作确定失效的基本单元。
本发明实施例提供的内存检测装置，进行写入操作的基本单元的物理地址是连续的，因此，能过对存储单元进行一次较为完成的检测，因此，提高了内存检测的全面和准确性，能够提升存储颗粒故障筛选率，及时发现内存中的实效基本单元，从而把含故障隐患内存类的产品拦截在发货前，降低维护成本，进而提高了内存和设备的可靠性。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (9)
1.一种内存检测方法，其特征在于，包括：
间隔设定列数逐行、或者，间隔设定行数逐列对内存物理单元中的基本单元进行写入操作，直至遍历所述内存物理单元中的全部基本单元，所述基本单元用来表示所述内存物理单元中的最小存储单元，即所述内存物理单元中最基本的存储结构；
对每个所述基本单元进行写入操作后，立刻进行回读检测操作，或者，对至少一行或一列基本单元进行写入操作后，对所述至少一行或一列进行写入操作的基本单元进行回读检测操作，以确定写入数值与回读数值不同的基本单元；
所述间隔设定列数逐行、或者，间隔设定行数逐列对内存物理单元中的基本单元进行写入操作之前，还包括：
对所述内存物理单元中的基本单元进行初始化操作；
对初始化操作后的基本单元进行读取操作，以确定读取数值与初始化数值不同的基本单元。
2.根据权利要求1所述的方法，其特征在于，所述设定列数为n，n大于0且小于等于每行中基本单元的个数，或者，所述设定列数为2m，m为大于0的整数，且2m小于等于每行中基本单元的个数；
所述设定行数为n，n大于0且小于等于每列中基本单元的个数，或者，所述设定行数为2m，m为大于等于0的整数，且2m小于等于每列中基本单元的个数。
3.根据权利要求1或2所述的方法，其特征在于，所述间隔设定列数逐行对所述基本单元进行写入操作，直至遍历所述内存物理单元中的全部基本单元，包括：
以所述内存物理单元中第一行的起始位置为起点，间隔设定列数逐行对所述基本单元进行写入操作；
当对所述内存物理单元中的最后一行进行写入操作后，返回所述第一行进行写入操作，或者，以所述起始位置的下一个基本单元为起点，间隔设定列数逐行对所述基本单元进行写入操作。
4.根据权利要求1或2所述的方法，其特征在于，所述间隔设定行数逐列对所述基本单元进行写入操作，直至遍历所述内存物理单元中的全部基本单元，包括：
以所述内存物理单元中第一列的起始位置为起点，间隔设定行数逐列对所述基本单元进行写入操作；
当对所述内存物理单元中的最后一列进行写入操作后，返回所述第一列进行写入操作，或者，以所述起始位置的下一个基本单元为起点，间隔设定行数逐列对所述基本单元进行写入操作。
5.根据权利要求1所述的方法，其特征在于，所述写入操作为所述初始化操作的取反操作。
6.一种内存检测装置，其特征在于，包括：
写入模块，用于间隔设定列数逐行、或者，间隔设定行数逐列对内存物理单元中的基本单元进行写入操作，直至遍历所述内存物理单元中的全部基本单元，其中，所述基本单元用来表示所述内存物理单元中的最小存储单元，即所述内存物理单元中最基本的存储结构；
回读检测模块，用于对每个所述基本单元进行写入操作后，立刻进行回读检测操作，或者，对至少一行或一列基本单元进行写入操作后，对所述至少一行或一列进行写入操作的基本单元进行回读检测操作，以确定写入数值与回读数值不同的基本单元；
所述内存检测装置，还包括：初始化模块，用于间隔设定列数逐行、或者，间隔设定行数逐列对内存物理单元中的基本单元进行写入操作之前，对所述内存物理单元中的基本单元进行初始化操作；
读取模块，用于对初始化操作后的基本单元进行读取操作，以确定读取数值与初始化数值不同的基本单元。
7.根据权利要求6所述内存检测装置，其特征在于，所述设定列数为n，n大于0且小于等于每行中基本单元的个数，或者，所述设定列数为2m，m为大于0的整数，且2m小于等于每行中基本单元的个数；
所述设定行数为n，n大于0且小于等于每列中基本单元的个数，或者，所述设定行数为2m，m为大于等于0的整数，且2m小于等于每列中基本单元的个数。
8.根据权利要求6或7所述的内存检测装置，其特征在于，所述写入模块具体用于：以所述内存物理单元中第一行的起始位置为起点，间隔设定列数逐行对所述基本单元进行写入操作；
当对所述内存物理单元中的最后一行进行写入操作后，返回所述第一行进行写入操作，或者，以所述起始位置的下一个基本单元为起点，间隔设定列数逐行对所述基本单元进行写入操作；
或者，以所述内存物理单元中第一列的起始位置为起点，间隔设定行数逐列对所述基本单元进行写入操作；
当对所述内存物理单元中的最后一列进行写入操作后，返回所述第一列进行写入操作，或者，以所述起始位置的下一个基本单元为起点，间隔设定行数逐列对所述基本单元进行写入操作。
9.根据权利要求6所述的内存检测装置，其特征在于，所述写入模块执行的写入操作为所述初始化模块执行的初始化操作的取反操作。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2011/074099 WO2011124185A2 (zh) | 2011-05-16 | 2011-05-16 | 内存检测方法和内存检测装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102893263A CN102893263A (zh) | 2013-01-23 |
| CN102893263B true CN102893263B (zh) | 2016-12-07 |
Family
ID=44763329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201180001054.4A Active CN102893263B (zh) | 2011-05-16 | 2011-05-16 | 内存检测方法和内存检测装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102893263B (zh) |
| WO (1) | WO2011124185A2 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106776173B (zh) * | 2016-12-15 | 2019-09-17 | 郑州云海信息技术有限公司 | 一种内存检测方法及装置 |
| CN107516546B (zh) * | 2017-07-07 | 2020-09-22 | 中国航空工业集团公司西安飞行自动控制研究所 | 一种随机存储器的在线检测装置及方法 |
| CN110647436A (zh) * | 2018-06-26 | 2020-01-03 | 北京自动化控制设备研究所 | 一种ddr2/ddr3存储器的快速检测方法 |
| CN109961824A (zh) * | 2019-03-27 | 2019-07-02 | 苏州浪潮智能科技有限公司 | 一种内存测试方法 |
| CN112053731A (zh) * | 2020-07-28 | 2020-12-08 | 深圳市宏旺微电子有限公司 | Ddr测试方法和装置 |
| CN113407372B (zh) * | 2021-06-01 | 2023-10-20 | 中国科学院计算技术研究所 | 一种独立于操作系统的计算机系统内存检测方法及系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5410687A (en) * | 1990-03-19 | 1995-04-25 | Advantest Corporation | Analyzing device for saving semiconductor memory failures |
| CN1479207A (zh) * | 2002-08-29 | 2004-03-03 | 深圳市中兴通讯股份有限公司 | 内存检测方法 |
| CN101576838A (zh) * | 2009-05-13 | 2009-11-11 | 北京中星微电子有限公司 | 一种检测内存的方法和装置 |
-
2011
- 2011-05-16 WO PCT/CN2011/074099 patent/WO2011124185A2/zh active Application Filing
- 2011-05-16 CN CN201180001054.4A patent/CN102893263B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5410687A (en) * | 1990-03-19 | 1995-04-25 | Advantest Corporation | Analyzing device for saving semiconductor memory failures |
| CN1479207A (zh) * | 2002-08-29 | 2004-03-03 | 深圳市中兴通讯股份有限公司 | 内存检测方法 |
| CN101576838A (zh) * | 2009-05-13 | 2009-11-11 | 北京中星微电子有限公司 | 一种检测内存的方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102893263A (zh) | 2013-01-23 |
| WO2011124185A3 (zh) | 2012-04-19 |
| WO2011124185A2 (zh) | 2011-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102893263B (zh) | 内存检测方法和内存检测装置 | |
| US10204698B2 (en) | Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic | |
| CN112331253B (zh) | 一种芯片的测试方法、终端和存储介质 | |
| CN107193733A (zh) | 模拟Monkey测试的方法、装置和系统 | |
| CN103220192A (zh) | 一种对交换机配置的测试方法 | |
| CN103247345A (zh) | 快闪存储器及快闪存储器失效存储单元检测方法 | |
| CN104425040A (zh) | 用于测试存储器的方法和系统 | |
| CN100446129C (zh) | 一种内存故障测试的方法及系统 | |
| CN102479555A (zh) | 储存存储器的错误信息的装置和方法 | |
| CN105740122A (zh) | 一种手机内存泄漏的监测方法及监测系统 | |
| CN112542199A (zh) | 检测flash存储出错的方法、电路、存储介质和终端 | |
| Yarmolik et al. | March PS (23N) test for DRAM pattern-sensitive faults | |
| CN107516546A (zh) | 一种随机存储器的在线检测装置及方法 | |
| Nicolaidis et al. | Testing complex couplings in multiport memories | |
| CN109273042A (zh) | Nand存储器及其访问方法、访问装置 | |
| CN101853198B (zh) | 地址总线的检测方法、设备和系统 | |
| US6560733B1 (en) | Soft error detection for digital signal processors | |
| CN205541960U (zh) | 一种与非型闪存中坏列的处理装置及与非型闪存 | |
| CN105786719A (zh) | 一种NAND Flash存储器和存储器中坏块的处理方法 | |
| CN112216333B (zh) | 芯片测试方法及装置 | |
| CN101303898B (zh) | 多端口存储器自我修复电路及方法 | |
| US20100162057A1 (en) | Method for Detecting Disturb Phenomena between Neighboring Blocks in Non-volatile Memory | |
| CN107578796A (zh) | Sram芯片地址引脚线短路检测方法 | |
| US10170200B2 (en) | Memory device and method for testing a memory device | |
| CN108231133A (zh) | 一种Nand Flash坏块的使用方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |