CN107578796A - Sram芯片地址引脚线短路检测方法 - Google Patents
Sram芯片地址引脚线短路检测方法 Download PDFInfo
- Publication number
- CN107578796A CN107578796A CN201710676150.8A CN201710676150A CN107578796A CN 107578796 A CN107578796 A CN 107578796A CN 201710676150 A CN201710676150 A CN 201710676150A CN 107578796 A CN107578796 A CN 107578796A
- Authority
- CN
- China
- Prior art keywords
- address
- pin
- data
- checked
- sram chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
本发明涉及SRAM芯片故障检测，为解决现有技术中不能对SRAM芯片地址引脚线短路故障进行快速精确检测定位的问题；提供一种SRAM芯片地址引脚线短路检测方法，包括以下步骤，根据芯片地址引脚的排列特性，列出地址引脚间可能短路的待检引脚组；获得SRAM芯片的起始地址，并确定所有与待检引脚组相对应的相关地址；依次向所有相关地址中写入与起始地址中数据不同的校验数据，比较校验数据写入前后起始地址中的数据，若起始地址中的数据发生变化则与该对应相关地址的待检引脚组中引脚间具有短路故障。本发明可以检测地址线引脚线是否短路，检测速度较快且精确，提高了SRAM的检测效率。
Description
技术领域
本发明涉及一种SRAM芯片线路检测，更具体地说，涉及一种SRAM芯片地址引脚线短路检测方法。
背景技术
SRAM是控制器电路中重要的元器件，控制器硬件出厂时，要对所有元器件进行检测。对SRAM某个地址读写，可以判断SRAM芯片是否损坏，以及数据线是否虚焊。申请号为201410848838.6中国专利文献公开了一种SRAM的现有检测方法，该方法只能识别SRAM芯片引脚焊接不良如未焊接或虚焊的故障情况，不能检测地址引脚线之间的短路(焊锡将相邻引脚粘连)的情况。申请号为201610298683.2中国专利文献公开了另一种SRAM的现有检测方法，该方法需要借助外部装置才能检测，而且不能精确定位故障引脚，只能判断SRAM正常或异常，并需要全片SRAM读写，时间较长。
发明内容
本发明要解决的技术问题是针对现有技术中不能对SRAM芯片地址引脚线短路故障进行快速精确检测定位的问题，而提供一种能够快速精确定位SRAM芯片短路的地址引脚线的SRAM芯片地址引脚线短路检测方法。
本发明为实现其目的的技术方案是这样的：提供一种SRAM芯片地址引脚线短路检测方法，其特征在于包括以下步骤：
S1：根据SRAM芯片地址引脚的排列特性，列出地址引脚间可能短路的待检引脚组；
S2：根据电路的编址规则，获得SRAM芯片的起始地址，并确定所有与待检引脚组相对应的相关地址；每个相关地址中除了与该相关地址对应的待检引脚组之外的其他地址引脚赋值均为0且待检引脚组中所有地址引脚赋值不全相同；
S3：依次向所有相关地址中写入与起始地址中数据不同的校验数据，比较校验数据写入前后起始地址中的数据，若起始地址中的数据发生变化则与该对应相关地址的待检引脚组中引脚间具有短路故障，即每次向相关地址中写入校验数据之后读取起始地址中的数据值并与向相关地址中写入校验数据之前的起始地址中数据进行比较，若向相关地址中写入校验数据之前的起始地址中数据与向相关地址中写入数据之后的起始地址中数据相同，则与该相关地址对应的待检引脚组中各引脚之间为短路连接。
上述SRAM芯片地址引脚线短路检测方法中，每个待检引脚组包括两个相邻的地址引脚。
上述SRAM芯片地址引脚线短路检测方法中，列出的待检引脚组包括由两个至六个依次相邻地址引脚组成的待检引脚组，也即包括由两个相邻地址引脚组成的待检引脚组、三个依次相邻地址引脚组成的待检引脚组、四个依次相邻地址引脚组成的待检引脚组、五个依次相邻地址引脚组成的待检引脚组、六个依次相邻地址引脚组成的待检引脚组。
上述SRAM芯片地址引脚线短路检测方法中，步骤S3中，每次向相关地址中写入校验数据之前都向起始地址中写入数据，写入到起始地址中的数据与写入到各相关地址中的校验数据均不相同。例如写入到起始地址中的数据值为0，写入到各相关地址中的数据为非0值，写入到各相关地址中的数据值可以相同，也可以不同。
上述SRAM芯片地址引脚线短路检测方法中，起始地址中的数据、写入到各相关地址中的各数据均不相同。
本发明与现有技术相比，本发明可以检测地址线引脚线是否短路，检测速度较快且精确，提高了SRAM的检测效率。
附图说明
图1是本发明中SRAM芯片地址引脚线短路检测方法的流程图。
图2是本发明中SRAM芯片的地址引脚分布图。
图3是本发明中SRAM芯片的相邻两路地址引脚间可能短路的所有待检引脚组列表。
图4是本发明中SRAM芯片的两路短路待检引脚组与对应相关地址的计算列表。
图5是本发明中SRAM芯片的地址引脚间所有短路可能的待检引脚组列表。
图6是本发明中SRAM芯片的所有短路可能的待检引脚组与对应相关地址的计算列表。
具体实施方式
下面结合附图说明具体实施方案。
如图1所示，本实施例中的SRAM芯片地址引脚线短路检测方法包括如下步骤：
步骤S1：根据SRAM芯片地址引脚的排列特性，列出地址引脚间可能短路的待检引脚组。本实施例中的SRAM芯片的如图2所示，该SRAM芯片具有20个地址引脚，其网标编号为A1～A20。由于芯片多为四边形，在芯片布图设计时，所有地址引脚线可能不是依次紧密相邻，而是布置在芯片不同的边上，或者由其他引脚隔开，地址引脚线中只有相邻的两个地址引脚之间可能发生短路焊接。因此，基于图1中SRAM芯片中的地址引脚的布局，20根地址引脚线分布在4个区域，网标分别是A1～A5、A6～A9、A10～A15、A16～A20，只有同处于同一区域的两根地址引脚线才有可能发生短路故障，因此发生两个地址引脚之间短路的情形共有16种，由此形成16个待检引脚组。16个待检引脚组的列表如图3所示。
步骤S2：根据电路的编址规则，获得SRAM芯片的起始地址，例如起始地址为0x400000，并确定所有与待检引脚组相对应的相关地址；相关地址与一个待检引脚组对应，每个相关地址中除了与该相关地址对应的待检引脚组之外的其他地址引脚赋值均为0且待检引脚组中所有地址引脚赋值不全相同。例如对于A1引脚和A2引脚间可能短路的待检引脚组，确定该引脚的相关地址过程如下：A20～A3十八个引脚赋值均为0，A1引脚和A2引脚分别赋值为1和0，那么该地址为0x400002，以此类推，确定与16个待检引脚组相对应的16个相关地址，16个待检引脚组与16个相关地址的对应列表参见图4。
步骤S3：依次向所有相关地址中写入与起始地址中数据不同的校验数据，例如在向相关地址0x410000中写入校验数据之前，先向起始地址0x400000写入数据值为0的数据，然后再向相关地址0x410000中写入非0值的校验数据。相关地址0x410000写入校验数据后，再读取起始地址中的数据，将后读取的起始地址中的数据与之前起始地址中的数据进行对比，若起始地址中的数据发生了变化，则意味着与相关地址0x410000对应的待检引脚组中的A16引脚和A17引脚之间为短路。其理由如下：向SRAM芯片的相关地址0x410000中写入非0值的校验数据时，MCU的地址线输出的地址为0x410000，MCU地址线将A17输出0，将A16输出1，假设A16引脚和A17引脚之间为短路，地址引脚线A16上的电位也会被被拉低到小于0.3*VDD，A16上的电位为低电位，其值为0，相应的地址也就是0x400000，即起始地址，因此MCU本来是要访问相关地址0x410000，但实际上却是访问并将非零数据写入到起始地址中，造成起始数据中的0数据值变化为非零的校验数据，因此可以依据起始地址的数据前后是否变化来判断引脚是否短路。对于其他待检引脚组，也采用该方法进行判断是否引脚之间是否为短路，在每个待检引脚组进行检查之前，都将起始地址中的数据都重置为0值数据，避免在随后的对比中分辨不出起始地址中的数据是否变化。
在本实施例中，每次进行对待检引脚组进行检查时，都要将起始地址的数据归零，在实际操作过程，也可以将起始地址中的数据值与随后写入到相关地址中的校验数据不同，同时写入到各相关地址中的校验数据也不相同，这样在对起始地址中前后数据进行对比时也能避免分辨不出起始地址中的数据是否变化的情况。
本实施例中，检测的是两地址引脚线之间是否短路的检查，在实际应用过程中，可能存在多路引脚线短路的情形，例如三个依次相邻地址引脚线之间的短路的情形，对于这样的短路故障，也可以使用上述方法进行检测。例如网标引脚A16～A18之间的三个引脚线产生了三路短路情形。对于这种短路故障，在使用上述方法检查A16A17待检引脚组和A17A18待检引脚组时会得出引脚A16与A17之间短路，引脚A17与引脚A18之间为短路，由此可推定A16～A18之间的三引脚为短路。
对于多地址引脚之间的短路也可以本发明中的方法直接检查确定，仍以图1中SRAM芯片，依据该SRAM芯片的地址引脚布置，列出所有引脚短路情况的待检引脚组，所有引脚短路情况的待检引脚组包括前述16个两路相邻地址引脚短路的待检引脚组，另外还包括三个依次相邻地址引脚组成的待检引脚组、四个依次相邻地址引脚组成的待检引脚组、五个依次相邻地址引脚组成的待检引脚组、六个依次相邻地址引脚组成的待检引脚组，总共41个待检引脚组。所有引脚短路情况的待检引脚组的列表如图5所示。如图6所示，三路短路的引脚赋值依次取011，四路短路的引脚赋值依次取0111，五路短路的引脚赋值依次取01111，六路短路的引脚赋值依次取011111。一共得到41个相关地址。然后再依照前述方法，依次对41个相关地址写入校验数据，之后再比对起始地址中的前后数据是否发生变化，若发生变化，则相应的待检引脚组中的各引脚之间为短路。
Claims (5)
1.一种SRAM芯片地址引脚线短路检测方法，其特征在于包括以下步骤：
S1：根据SRAM芯片地址引脚的排列特性，列出地址引脚间可能短路的待检引脚组；
S2：根据电路的编址规则，获得SRAM芯片的起始地址，并确定所有与待检引脚组相对应的相关地址；每个相关地址中除了与该相关地址对应的待检引脚组之外的其他地址引脚赋值均为0且待检引脚组中所有地址引脚赋值不全相同；
S3：依次向所有相关地址中写入与起始地址中数据不同的校验数据，比较校验数据写入前后起始地址中的数据，若起始地址中的数据发生变化则与该对应相关地址的待检引脚组中引脚间具有短路故障。
2.根据权利要求1所述的SRAM芯片地址引脚线短路检测方法，其特征在于每个待检引脚组包括两个相邻的地址引脚。
3.根据权利要求1所述的SRAM芯片地址引脚线短路检测方法，其特征在于列出的待检引脚组包括由两个至六个依次相邻地址引脚组成的待检引脚组。
4.根据权利要求1至3中任一项所述的SRAM芯片地址引脚线短路检测方法，其特征在于步骤S3中，每次向相关地址中写入校验数据之前都向起始地址中写入数据，写入到起始地址中的数据与写入到各相关地址中的校验数据均不相同。
5.根据权利要求1至3中任一项所述的SRAM芯片地址引脚线短路检测方法，其特征在于起始地址中的数据、写入到各相关地址中的数据各不相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710676150.8A CN107578796A (zh) | 2017-08-09 | 2017-08-09 | Sram芯片地址引脚线短路检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710676150.8A CN107578796A (zh) | 2017-08-09 | 2017-08-09 | Sram芯片地址引脚线短路检测方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107578796A true CN107578796A (zh) | 2018-01-12 |
Family
ID=61034558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710676150.8A Pending CN107578796A (zh) | 2017-08-09 | 2017-08-09 | Sram芯片地址引脚线短路检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107578796A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019169615A1 (zh) * | 2018-03-09 | 2019-09-12 | 深圳市汇顶科技股份有限公司 | 访问指令sram的方法和电子设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000226A (zh) * | 2011-09-08 | 2013-03-27 | 施耐德电器工业公司 | 通过随机存取存储器芯片地址引脚检测缺陷的测试方法 |
| CN106716374A (zh) * | 2014-09-30 | 2017-05-24 | 艾沃思宾技术公司 | 短路检测及反转 |
| CN106877451A (zh) * | 2017-03-31 | 2017-06-20 | 北京小米移动软件有限公司 | 充电口短路保护方法及装置 |
-
2017
- 2017-08-09 CN CN201710676150.8A patent/CN107578796A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000226A (zh) * | 2011-09-08 | 2013-03-27 | 施耐德电器工业公司 | 通过随机存取存储器芯片地址引脚检测缺陷的测试方法 |
| CN106716374A (zh) * | 2014-09-30 | 2017-05-24 | 艾沃思宾技术公司 | 短路检测及反转 |
| CN106877451A (zh) * | 2017-03-31 | 2017-06-20 | 北京小米移动软件有限公司 | 充电口短路保护方法及装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019169615A1 (zh) * | 2018-03-09 | 2019-09-12 | 深圳市汇顶科技股份有限公司 | 访问指令sram的方法和电子设备 |
| US10922023B2 (en) | 2018-03-09 | 2021-02-16 | Shenzhen GOODIX Technology Co., Ltd. | Method for accessing code SRAM and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102479555B (zh) | 储存存储器的错误信息的装置和方法 | |
| CN102893263B (zh) | 内存检测方法和内存检测装置 | |
| KR20140000454A (ko) | 메모리 수리 장치 및 방법 | |
| CN109710472A (zh) | 内存自动化测试与分级方法 | |
| CN103000226B (zh) | 通过随机存取存储器芯片地址引脚检测缺陷的测试方法 | |
| CN107578796A (zh) | Sram芯片地址引脚线短路检测方法 | |
| US7596728B2 (en) | Built-in self repair circuit for a multi-port memory and method thereof | |
| KR101929945B1 (ko) | Ｅ-Ｆｕｓｅ를 이용하여 불량을 구제하는 리페어 시스템 및 그의 제어 방법 | |
| US20090296496A1 (en) | Method and circuit for testing a multi-chip package | |
| JPS6123327A (ja) | 集積回路を製造する方法 | |
| CN103000548B (zh) | 一种利用fpga芯片进行集成电路制造工艺缺陷检测的方法 | |
| CN108335721A (zh) | 一种实时检测随机存取存储器地址线故障的方法及系统 | |
| CN105786719A (zh) | 一种NAND Flash存储器和存储器中坏块的处理方法 | |
| US20020141259A1 (en) | Memory cell structural test | |
| CN105405468B (zh) | 存储器测试方法 | |
| US10825543B2 (en) | Locating failures in memory with redundancy | |
| JP2865035B2 (ja) | 半導体記憶装置の試験方法 | |
| TWI618937B (zh) | 積體電路測試方法 | |
| Van de Goor et al. | An analysis of (linked) address decoder faults | |
| CN109828878A (zh) | 存储模块的测试方法、主板中存储单元的测试方法及装置 | |
| TWI841518B (zh) | 記憶體測試驗證系統及記憶體測試驗證方法 | |
| KR100526876B1 (ko) | 반도체 메모리장치의 메모리 셀 테스트 방법 | |
| US7764555B2 (en) | Leakage testing method for dynamic random access memory having a recess gate | |
| JP5106069B2 (ja) | メモリの検査方法 | |
| CN116540059B (zh) | 半导体芯片测试方法、装置、设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180112 |