CN101576838A - 一种检测内存的方法和装置 - Google Patents
一种检测内存的方法和装置 Download PDFInfo
- Publication number
- CN101576838A CN101576838A CNA2009100844061A CN200910084406A CN101576838A CN 101576838 A CN101576838 A CN 101576838A CN A2009100844061 A CNA2009100844061 A CN A2009100844061A CN 200910084406 A CN200910084406 A CN 200910084406A CN 101576838 A CN101576838 A CN 101576838A
- Authority
- CN
- China
- Prior art keywords
- internal memory
- data
- write
- addresses
- byte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 230000008859 change Effects 0.000 claims description 6
- 230000009885 systemic effect Effects 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 7
- 230000009191 jumping Effects 0.000 description 6
- 238000009826 distribution Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012812 general test Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Abstract
本发明提供一种检测内存的方法和装置，方法包括：步骤一，按照预定顺序，向内存字节中写入预定类型的写入数据；步骤二，按照所述预定顺序从所述内存中获得读出数据，比较所述读出数据与所述写入数据是否相同，是则所述内存正常，否则所述内存出错。本发明能够更加直观、全面、系统的对内存进行检测。
Description
技术领域
本发明涉及内存检测技术，特别是涉及一种检测内存的方法和装置。
背景技术
内存可以看作是内存控制器(一般位于北桥芯片中)与CPU之间的桥梁或与仓库。显然，内存的容量决定“仓库”的大小，而内存的带宽决定“桥梁”的宽窄，两者缺一不可，这也就是通常说道的“内存容量”与“内存速度”。
而内存作为PC(个人电脑)的核心配件之一，对PC整体性能的影响非常大，因此对内存的检测很重要。
现有的内存检测方法，一般测试的是内存的带宽、容量和速度等等，在实现本发明技术方案的过程中，发现现有的这些测试虽然获得了内存的一些性能参数，但并不能对内存进行完整全面的检查，如果内存中有部分存储空间不正常，将很难检查到。因此，现有技术测试内存的方法单一，不能全面准确的对内存进行测试，是有待解决的问题。
发明内容
本发明实施例的目的是提供一种检测内存的方法和装置，能够更加直观、全面、系统的对内存进行检测。
为了实现上述目的，一方面，提供了一种检测内存的方法，包括如下步骤：
步骤一，按照预定顺序，向内存字节中写入预定类型的写入数据；
步骤二，按照所述预定顺序从所述内存中获得读出数据，比较所述读出数据与所述写入数据是否相同，是则所述内存正常，否则所述内存出错。
优选地，上述的方法中，所述步骤一具体包括：按照由低到高的地址顺序，以每个字节为单位依次写入字符型变量的写入数据，所述字符型变量的写入数据从0到255循环赋值；所述步骤二具体包括：按照所述由低到高的地址顺序，从所述内存中获得每个字节的读出数据，比较所述读出数据与所述字符型变量的写入数据是否相同，是则所述内存正常，否则所述内存出错。。
优选地，上述的方法中，所述步骤一具体包括：按照由低到高的地址顺序，以每两个字节为单位依次写入固定的整型数据，所述整型数据的值为十六进制的0xaaaa；所述步骤二具体包括：按照所述由低到高的地址顺序从所述内存中获得读出数据，将所述读出数据转化为二进制的值，进而确定每个字节的每一位的读出值是“0”还是“1”；根据所述十六进制的0xaaaa转化成二进制后的“0”、“1”分布的规律，确定每个字节的每一位写入的写入值是“0”还是“1”；比较每个字节的每一位的所述读出值和所述写入值，相同则该位正常，不同则该位异常。
优选地，上述的方法中，还包括：
步骤三：按照由低到高的地址顺序，以每两个字节为单位依次写入固定的整型数据，所述整型数据的值为十六进制的0x55555；
步骤四：
按照所述由低到高的地址顺序从所述内存中获得读出数据，将所述读出数据转化为二进制的值，进而确定每个字节的每一位的读出值是“0”还是“1”；
根据所述十六进制的0x55555转化成二进制后的“0”、“1”分布的规律，确定每个字节的每一位写入的写入值是“0”还是“1”；
比较每个字节的每一位的所述读出值和所述写入值，相同则该位正常，不同则该位异常。
优选地，上述的方法中，所述步骤一具体包括：按照由低到高的地址顺序，对每个偶数地址的字节写入一个字节的写入数据；所述步骤二具体包括：按照所述由低到高的地址顺序，从所述内存中获得每个偶数地址的字节的读出数据，比较所述读出数据与所述写入数据是否相同，是则所述内存正常，否则所述内存出错。
优选地，上述的方法中，还包括：
按照由低到高的地址顺序，每4个字节中的前两个写入2个字节的写入数据；
按照所述由低到高的地址顺序，从所述内存中获得每4个字节中的前两个的读出数据，比较所述读出数据与所述写入数据是否相同，是则所述内存正常，否则所述内存出错。
优选地，上述的方法中，还包括：
按照由低到高的地址顺序，每隔1024个字节，循环写入数值从0x00到0xFF的写入数据；
按照所述由低到高的地址顺序，从所述内存中获得读出数据，比较所述读出数据与所述写入数据是否相同，是则所述内存正常，否则所述内存出错。
优选地，上述的方法中，
所述步骤一具体包括：按照由高到低的地址顺序，以每个字节为单位，在每个字节中由最后位向最前位依次写入循环变量写入值，所述循环变量写入值的范围为0xFF到0x00；
所述步骤二具体包括：按照所述由高到低的地址顺序，从所述内存中获得读出数据，比较所述读出数据与所述循环变量写入值是否相同，是则所述内存正常，否则所述内存出错。
本发明的另一个方面，提供一种检测内存的装置，包括：
写入控制模块，用于：按照预定顺序，向内存字节中写入预定类型的写入数据；
比较控制模块，用于：按照所述预定顺序从所述内存中获得读出数据，比较所述读出数据与所述写入数据是否相同，是则所述内存正常，否则所述内存出错。
优选地，上述的装置中，所述预定顺序为：由低到高的地址顺序、由高到低的地址顺序或相隔预定字节的地址顺序。
优选地，上述的装置中，所述预定类型的写入数据为：从0到255循环赋值的字符型变量数据；或，
值为0xaaaa的十六进制的整型数据；或，
值为0x55555的十六进制的整型数据。
优选地，上述的装置中，所述内存为SDRAM或DDR，所述写入控制模块和所述比较控制模块设置于只读存储器中。
本发明实施例至少存在以下技术效果：
1)模拟程序运行时候对于内存的操作，进行读写和比对，能够更加直观、全面、系统的对于SDRAM进行检测。
2)具体的检测包括：字符型(char)扫描，短整型(short)扫描，整型(int)扫描，跳跃型扫描，和逆序型扫描，以及他们的任意组合，因此提供了多种检测扫描方式，使内存检测更系统，更准确。
附图说明
图1为本发明实施例提供的方法的步骤流程图；
图2为本发明实施例提供的装置的结构图。
图3为本发明实施例提供的能进行各种方式的内存扫描的装置的结构图；
图4为本发明实施例提供的突发长度为4内存寻址的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对具体实施例进行详细描述。
图1为本发明实施例提供的方法的步骤流程图，如图所示，检测内存的方法包括：
步骤101，按照预定顺序，向内存字节中写入预定类型的写入数据；
步骤102，按照所述预定顺序从所述内存中获得读出数据，比较所述读出数据与所述写入数据是否相同，是则所述内存正常，否则所述内存出错。
其中，预定类型的写入数据可以是：字符型(char)，短整型(short)，整型(int)，预定顺序可以是进行4个字节，8个字节，以及固定长度的跳跃扫描和逆序扫描，按地址从高到低或和从低到高依次写入数据。
下面对各实施例进行分别描述。
1)字符型(char)
检测内存的方法包括：
按照由低到高的地址顺序，以每个字节为单位依次写入字符型变量的写入数据，所述字符型变量的写入数据从0到255循环赋值；
按照所述由低到高的地址顺序，从所述内存中获得每个字节的读出数据，比较所述读出数据与所述字符型变量的写入数据是否相同，是则所述内存正常，否则所述内存出错。。
2)短整型(short)或整型(int)
检测内存的方法包括：
按照由低到高的地址顺序，以每两个字节为单位依次写入固定的整型数据，所述整型数据的值为十六进制的0xaaaa；
按照所述由低到高的地址顺序从所述内存中获得读出数据，将所述读出数据转化为二进制的值，进而确定每个字节的每一位的读出值是“0”还是“1”；根据所述十六进制的0xaaaa转化成二进制后的“0”、“1”分布的规律，确定每个字节的每一位写入的写入值是“0”还是“1”；比较每个字节的每一位的所述读出值和所述写入值，相同则该位正常，不同则该位异常。
按照由低到高的地址顺序，以每两个字节为单位依次写入固定的整型数据，所述整型数据的值为十六进制的0x55555；
按照所述由低到高的地址顺序从所述内存中获得读出数据，将所述读出数据转化为二进制的值，进而确定每个字节的每一位的读出值是“0”还是“1”；
根据所述十六进制的0x55555转化成二进制后的“0”、“1”分布的规律，确定每个字节的每一位写入的写入值是“0”还是“1”；
比较每个字节的每一位的所述读出值和所述写入值，相同则该位正常，不同则该位异常。
3)2字节跳跃扫描
检测内存的方法包括：
按照由低到高的地址顺序，对每个偶数地址的字节写入一个字节的写入数据；
按照所述由低到高的地址顺序，从所述内存中获得每个偶数地址的字节的读出数据，比较所述读出数据与所述写入数据是否相同，是则所述内存正常，否则所述内存出错。
4)4字节跳跃扫描
检测内存的方法包括：
按照由低到高的地址顺序，每4个字节中的前两个写入2个字节的写入数据；
按照所述由低到高的地址顺序，从所述内存中获得每4个字节中的前两个的读出数据，比较所述读出数据与所述写入数据是否相同，是则所述内存正常，否则所述内存出错。
按照由低到高的地址顺序，每隔1024个字节，循环写入数值从0x00到0xFF的写入数据；
按照所述由低到高的地址顺序，从所述内存中获得读出数据，比较所述读出数据与所述写入数据是否相同，是则所述内存正常，否则所述内存出错。
5)逆序扫描
检测内存的方法包括：
按照由高到低的地址顺序，以每个字节为单位，在每个字节中由最后位向最前位依次写入循环变量写入值，所述循环变量写入值的范围为0xFF到0x00；
按照所述由高到低的地址顺序，从所述内存中获得读出数据，比较所述读出数据与所述循环变量写入值是否相同，是则所述内存正常，否则所述内存出错。
当然，上面1)至5)的实施例可以单独适用，也可以任意组合或者全部适用，本领域的技术人员可以根据1)至5)的实施例组合出多个不同的是实例，具体组合不在赘述，但这些组合也都是本发明的范围。
图2为本发明实施例提供的装置的结构图，如图所示，检测内存的装置包括：
写入控制模块201，用于：按照预定顺序，向内存字节中写入预定类型的写入数据；
比较控制模块202，用于：按照所述预定顺序从所述内存中获得读出数据，比较所述读出数据与所述写入数据是否相同，是则所述内存正常，否则所述内存出错。
所述预定顺序为：由低到高的地址顺序、由高到低的地址顺序或相隔预定字节的地址顺序。所述预定类型的写入数据为：从0到255循环赋值的字符型变量数据；值为0xaaaa的十六进制的整型数据；或，值为0x55555的十六进制的整型数据。
所述内存为SDRAM(Synchronous Dynamic Random Access Memory，同步动态随机存储器)或DDR(Double Date Rate SDRAM，双信道同步动态随机存取内存)，所述写入控制模块和所述比较控制模块设置于ROM(Read-onlymemory，只读存储器)中。
如果把写入控制模块201和比较控制模块202看作一个功能模块的话，本发明实施例根据写入数据的类型和扫描的顺序可以认为是具有多个这种功能模块，图3为本发明实施例提供的能进行各种方式的内存扫描的装置的结构图，如图3所示，表示能进行多种写入数据类型和扫描顺序的内存检测的装置，其包括的模块有：字符型(char)扫描301，短整型(short)扫描302，整型(int)扫描303，跳跃型扫描304，逆序型扫描305，
以下分别说明各模块。
字符型(char)扫描301：
对给个字节按照0x00地址赋值0x00，0x01地址赋值0x01，依次类推，0xFF地址赋值0xFF，接下来0x100地址再从头赋值为0x00......这样可以非常方便的看出哪个字节出错。给出检测者出错的信息。比如0x300023地址应该赋值为0x23，低地址的低两位与赋值的数值相同，一旦不是这个数字，可以非常方便的看出错误信息。其中，字符型数据是8位的。以0x开头的是16进制数。
短整型(short)扫描302：
首先每2个字节赋值0xaaaa，之所以选择该数值，是因为该二进制数值展开后是10均匀的分布。(1010101010101010)，在SDRAM内存中每个bit位交叉赋值。
其次再每2个字节重新赋值0x5555，之所以选择该数值，是因为该数值二进制展开后是01的均匀分布(0101010101010101)，这样，SDRAM内存中每隔bit位，第一次赋值为0，第二次赋值为1，更加全面的验证了内存。
整型(int)扫描303：
首先每2个字节赋值0xaaaa，之所以选择该数值，是因为该二进制数值展开后是10均匀的分布。(1010101010101010)，在SDRAM内存中每个bit位交叉赋值。
其次再每2个字节重新赋值0x5555，之所以选择该数值，是因为该数值二进制展开后是01的均匀分布(0101010101010101)，这样，SDRAM内存中每隔bit位，第一次赋值为0，第二次赋值为1，更加全面的验证了内存
跳跃型扫描304：
在0，2，4，6字节偶数地址...写入一个byte字节，读出该数据，是否一致；
在0，4，8字节(每隔4字节)...写入2个byte，然后读出该数据，是否一致；
每隔1024个字节，循环写入0x00到0xFF，然后验证内存是否工作正常，该操在模拟程序运行时候对内存进行跳跃寻址，来验证内存是否正常工作。此外，内存自刷新的周期的长短对于内存跳跃式寻址有很大的影响，该方法能有效的验证内存是否出错。
逆序型扫描305：
对给个字节按照由高到低的顺序，高地址最后两位0xFF地址赋值0xFF，0xFE地址赋值0xFE，依次类推，0x00地址赋值0x00，接下来；再开始下一个循环赋值......这样可以非常方便的看出哪个字节出错。给出检测者出错的信息。比如0x300045地址应该赋值为0x45，低地址的低两位与赋值的数值相同，一旦不是这个数字，可以非常方便的看出错误信息。
综上，本发明是通过对SDRAM进行char型，short型，int型赋值，再进行4个字节，8个字节，以及固定长度的跳跃扫描，逆序扫描，从高地址依次到低地址和依次写入数据。验证的程序运行在ROM中，对SDRAM进行读写操作；
Char型扫描是对SDRAM内存按照字节顺序依次赋值从0到255，循环赋值。然后从SDRAM地址中读出该字节进行比对。如果SDRAM正常工作，则读出的字节数应和写入的一致；
Short型扫描是对SDRAM内存每两个字节写入0xaaaa(二进制10101010101010)，来验证SDRAM中每个bit位是否正常工作。再扫描完一遍后，再对两个字节写入0x55555(二进制0101010101010101)，将以前bit位为0的数字变成1，依次对SDRAM内存空间进行扫描，来验证内存是否工作正常；
跳跃扫描在0，2，4，6字节偶数地址...写入一个byte字节，读出该数据，是否一致。在0，4，8字节(每隔4字节)...写入2个byte，然后读出该数据，是否一致。再每隔1024个字节，循环写入0x00到0xFF，然后验证内存是否工作正常；
逆序扫描，从高地址到低地址依次循环写入0xFF到0x00的数据，来验证内存地址；
对于内存的具体寻址，只要指定起始列地址与突发长度，内存就会依次地自动对后面相应数量的存储单元进行读/写操作而不再需要控制器连续地提供列地址。这样，除了第一笔数据的传输需要若干个周期其后每个数据只需一个周期的即可获得，现在的SDRAM均采用的是突发传输模式，即一次可以传输多个数据。下图4为对于突发长度(BL)为4内存寻址的示意图，地址线发送完毕后，数据会在地址线往后依次传4个数据如果进行char字符的读取，SDRAM控制器会将后面的3个char型字符屏蔽掉，只读取前面第一个。对于short型，SDRAM控制器会将后面的2个字节的数据屏蔽掉，只读取前2个char型字。下一次读取时候，需要再发送地址数据和读取命令。对于int型读取，一次可以读取4个字节，因此任何一种单一的测试都无法全面的对SDRAM以及SDRAM控制器进行测试。
对于跳跃性扫描，是模拟程序在内存中运行，对于地址的访问并不是连续的，从一个地址会跳到另一个地址去执行，跳跃扫描正好可以模拟这种真实环境下的对于内存的操作，且跳跃性扫描，内存的地址线高地位频繁翻转，更能检测出内存的稳定性。本发明对于各种扫描方式进行了有效的结合，能够提高内存检测的效率。
由上可知，本发明实施例具有以下优势：
1)模拟程序运行时候对于内存的操作，进行读写和比对，能够更加直观、全面、系统的对于SDRAM进行检测。
2)具体的检测包括：字符型(char)扫描，短整型(short)扫描，整型(int)扫描，跳跃型扫描，和逆序型扫描，以及他们的任意组合，因此提供了多种检测扫描方式，使内存检测更系统，更准确。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (12)
1.一种检测内存的方法，其特征在于，包括如下步骤：
步骤一，按照预定顺序，向内存字节中写入预定类型的写入数据；
步骤二，按照所述预定顺序从所述内存中获得读出数据，比较所述读出数据与所述写入数据是否相同，是则所述内存正常，否则所述内存出错。
2.根据权利要求1所述的方法，其特征在于，
所述步骤一具体包括：按照由低到高的地址顺序，以每个字节为单位依次写入字符型变量的写入数据，所述字符型变量的写入数据从0到255循环赋值；
所述步骤二具体包括：按照所述由低到高的地址顺序，从所述内存中获得每个字节的读出数据，比较所述读出数据与所述字符型变量的写入数据是否相同，是则所述内存正常，否则所述内存出错。
3.根据权利要求1所述的方法，其特征在于，
所述步骤一具体包括：按照由低到高的地址顺序，以每两个字节为单位依次写入固定的整型数据，所述整型数据的值为十六进制的0xaaaa；
所述步骤二具体包括：按照所述由低到高的地址顺序从所述内存中获得读出数据，将所述读出数据转化为二进制的值，进而确定每个字节的每一位的读出值是“0”还是“1”；根据所述十六进制的0xaaaa转化成二进制后的“0”、“1”分布的规律，确定每个字节的每一位写入的写入值是“0”还是“1”；比较每个字节的每一位的所述读出值和所述写入值，相同则该位正常，不同则该位异常。
4.根据权利要求3所述的方法，其特征在于，还包括：
步骤三：按照由低到高的地址顺序，以每两个字节为单位依次写入固定的整型数据，所述整型数据的值为十六进制的0x55555；
步骤四：
按照所述由低到高的地址顺序从所述内存中获得读出数据，将所述读出数据转化为二进制的值，进而确定每个字节的每一位的读出值是“0”还是“1”；
根据所述十六进制的0x55555转化成二进制后的“0”、“1”分布的规律，确定每个字节的每一位写入的写入值是“0”还是“1”；
比较每个字节的每一位的所述读出值和所述写入值，相同则该位正常，不同则该位异常。
5.根据权利要求1所述的方法，其特征在于，
所述步骤一具体包括：按照由低到高的地址顺序，对每个偶数地址的字节写入一个字节的写入数据；
所述步骤二具体包括：按照所述由低到高的地址顺序，从所述内存中获得每个偶数地址的字节的读出数据，比较所述读出数据与所述写入数据是否相同，是则所述内存正常，否则所述内存出错。
6.根据权利要求1至5中任意一项所述的方法，其特征在于，还包括：
按照由低到高的地址顺序，每4个字节中的前两个写入2个字节的写入数据；
按照所述由低到高的地址顺序，从所述内存中获得每4个字节中的前两个的读出数据，比较所述读出数据与所述写入数据是否相同，是则所述内存正常，否则所述内存出错。
7.根据权利要求6所述的方法，其特征在于，还包括：
按照由低到高的地址顺序，每隔1024个字节，循环写入数值从0x00到0xFF的写入数据；
按照所述由低到高的地址顺序，从所述内存中获得读出数据，比较所述读出数据与所述写入数据是否相同，是则所述内存正常，否则所述内存出错。
8.根据权利要求1所述的方法，其特征在于，
所述步骤一具体包括：按照由高到低的地址顺序，以每个字节为单位，在每个字节中由最后位向最前位依次写入循环变量写入值，所述循环变量写入值的范围为0xFF到0x00；
所述步骤二具体包括：按照所述由高到低的地址顺序，从所述内存中获得读出数据，比较所述读出数据与所述循环变量写入值是否相同，是则所述内存正常，否则所述内存出错。
9.一种检测内存的装置，其特征在于，包括：
写入控制模块，用于：按照预定顺序，向内存字节中写入预定类型的写入数据；
比较控制模块，用于：按照所述预定顺序从所述内存中获得读出数据，比较所述读出数据与所述写入数据是否相同，是则所述内存正常，否则所述内存出错。
10.根据权利要求9所述的装置，其特征在于，所述预定顺序为：由低到高的地址顺序、由高到低的地址顺序或相隔预定字节的地址顺序。
11.根据权利要求9所述的装置，其特征在于，所述预定类型的写入数据为：从0到255循环赋值的字符型变量数据；或，
值为0xaaaa的十六进制的整型数据；或，
值为0x55555的十六进制的整型数据。
12.根据权利要求9所述的装置，其特征在于，所述内存为SDRAM或DDR，所述写入控制模块和所述比较控制模块设置于只读存储器中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2009100844061A CN101576838A (zh) | 2009-05-13 | 2009-05-13 | 一种检测内存的方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2009100844061A CN101576838A (zh) | 2009-05-13 | 2009-05-13 | 一种检测内存的方法和装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101576838A true CN101576838A (zh) | 2009-11-11 |
Family
ID=41271775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2009100844061A Pending CN101576838A (zh) | 2009-05-13 | 2009-05-13 | 一种检测内存的方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101576838A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011124185A2 (zh) * | 2011-05-16 | 2011-10-13 | 华为技术有限公司 | 内存检测方法和内存检测装置 |
| CN102147757B (zh) * | 2010-02-08 | 2013-07-31 | 安凯(广州)微电子技术有限公司 | 一种测试装置和测试方法 |
| CN104598342A (zh) * | 2014-12-31 | 2015-05-06 | 曙光信息产业(北京)有限公司 | 内存的检测方法和装置 |
| CN104866415A (zh) * | 2014-02-25 | 2015-08-26 | 安凯(广州)微电子技术有限公司 | 基于vmm的二级缓存验证方法及装置 |
| CN106055933A (zh) * | 2016-06-24 | 2016-10-26 | 武汉斗鱼网络科技有限公司 | 一种客户端软件代码校验的方法及系统 |
| CN108021482A (zh) * | 2017-12-28 | 2018-05-11 | 杭州迪普科技股份有限公司 | 一种Boot Loader下检测内存的方法及装置 |
-
2009
- 2009-05-13 CN CNA2009100844061A patent/CN101576838A/zh active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102147757B (zh) * | 2010-02-08 | 2013-07-31 | 安凯(广州)微电子技术有限公司 | 一种测试装置和测试方法 |
| WO2011124185A2 (zh) * | 2011-05-16 | 2011-10-13 | 华为技术有限公司 | 内存检测方法和内存检测装置 |
| WO2011124185A3 (zh) * | 2011-05-16 | 2012-04-19 | 华为技术有限公司 | 内存检测方法和内存检测装置 |
| CN102893263A (zh) * | 2011-05-16 | 2013-01-23 | 华为技术有限公司 | 内存检测方法和内存检测装置 |
| CN102893263B (zh) * | 2011-05-16 | 2016-12-07 | 华为技术有限公司 | 内存检测方法和内存检测装置 |
| CN104866415A (zh) * | 2014-02-25 | 2015-08-26 | 安凯(广州)微电子技术有限公司 | 基于vmm的二级缓存验证方法及装置 |
| CN104866415B (zh) * | 2014-02-25 | 2018-01-30 | 安凯(广州)微电子技术有限公司 | 基于vmm的二级缓存验证方法及装置 |
| CN104598342A (zh) * | 2014-12-31 | 2015-05-06 | 曙光信息产业(北京)有限公司 | 内存的检测方法和装置 |
| CN104598342B (zh) * | 2014-12-31 | 2018-05-01 | 曙光信息产业(北京)有限公司 | 内存的检测方法和装置 |
| CN106055933A (zh) * | 2016-06-24 | 2016-10-26 | 武汉斗鱼网络科技有限公司 | 一种客户端软件代码校验的方法及系统 |
| CN106055933B (zh) * | 2016-06-24 | 2019-08-23 | 武汉斗鱼网络科技有限公司 | 一种客户端软件代码校验的方法及系统 |
| CN108021482A (zh) * | 2017-12-28 | 2018-05-11 | 杭州迪普科技股份有限公司 | 一种Boot Loader下检测内存的方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112331253B (zh) | 一种芯片的测试方法、终端和存储介质 | |
| US7506226B2 (en) | System and method for more efficiently using error correction codes to facilitate memory device testing | |
| US7181659B2 (en) | Memory built-in self test engine apparatus and method with trigger on failure and multiple patterns per load capability | |
| US7454671B2 (en) | Memory device testing system and method having real time redundancy repair analysis | |
| US8201037B2 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
| CN101576838A (zh) | 一种检测内存的方法和装置 | |
| CN108039190B (zh) | 一种测试方法及装置 | |
| CN101458971A (zh) | 一种嵌入式存储器的测试系统及测试方法 | |
| CN107357696B (zh) | 一种非易失存储器坏块测试方法及系统 | |
| CN101419843A (zh) | 快闪存储器识别方法、识别装置、芯片控制器 | |
| CN111145826B (zh) | 一种存储器内建自测试方法、电路及计算机存储介质 | |
| CN113035259A (zh) | Dram测试方法、装置、可读存储介质及电子设备 | |
| CN102013274B (zh) | 一种存储器的自检测电路和方法 | |
| CN102737722A (zh) | 一种内建自测系统的自检修补法 | |
| CN100517254C (zh) | 数据线测试方法 | |
| JPH10170607A (ja) | 半導体デバイスのテスト装置 | |
| US6813203B2 (en) | Semiconductor memory device and method for testing semiconductor memory device | |
| CN103839592A (zh) | 用于嵌入式快闪存储器的内建自测试方法及装置 | |
| CN117290165A (zh) | 一种芯片测试的方法、系统、装置及存储介质 | |
| CN106571165B (zh) | 一种ddr器件读写信号的测试方法及装置 | |
| US20170148528A1 (en) | Semiconductor device and semiconductor system including the same | |
| JP2004086996A (ja) | メモリテスト回路 | |
| CN113488100A (zh) | Dram测试方法、装置、计算机可读存储介质及电子设备 | |
| CN103295645A (zh) | 一种动态存储器的扫描检测方法及系统 | |
| CN112599178A (zh) | Dram测试方法、装置、可读存储介质及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20091111 |
|
| WD01 | Invention patent application deemed withdrawn after publication |