CN108021482A - 一种Boot Loader下检测内存的方法及装置 - Google Patents
一种Boot Loader下检测内存的方法及装置 Download PDFInfo
- Publication number
- CN108021482A CN108021482A CN201711454510.6A CN201711454510A CN108021482A CN 108021482 A CN108021482 A CN 108021482A CN 201711454510 A CN201711454510 A CN 201711454510A CN 108021482 A CN108021482 A CN 108021482A
- Authority
- CN
- China
- Prior art keywords
- data cell
- memory
- data
- address
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
Abstract
本申请提供一种Boot Loader下检测内存的方法,其特征在于,所述方法包括:根据预设检测数据的长度,将待检测内存划分为至少一个数据单元;在任一数据单元中存入预设检测数据,并循环执行以下步骤,直到该数据单元满足检测完成条件:访问该数据单元,获得其中存储的数据;判断该数据单元是否满足检测完成条件,所述检测完成条件为:从该数据单元中获得的数据不满足预设校验规则、或对该数据单元的访问次数不小于预设检测次数。应用本申请方案可以有效检测实际使用设备时,内存在访问压力较大的情况下是否会出现问题。
Description
技术领域
本申请涉及计算机技术领域,尤其涉及一种Boot Loader下检测内存的方法及装置。
背景技术
在设备的操作系统启动之前,在Boot Loader下检测内存可以实现更大范围、更充分的检测。现有技术中Boot Loader下检测内存,一般是逐个字节地遍历内存,检测内存中存储的数据是否正确。但由于这种方法访问内存压力较小,因此只能检测出地址线、数据线是否存在连接断开,使访问内存发生错误等问题。而在设备的实际使用中,通常不是逐个字节地访问内存,并且常出现频繁地访问的情况,因此访问内存的压力较大,而逐个字节地访问内存时,即使频繁访问,也不会造成访问内存压力较大,因而上述检测方法,并不能有效地检测出设备实际使用时可能出现的问题。
发明内容
有鉴于此,本申请提供一种种Boot Loader下检测内存的方法及装置,技术方案如下:
一种Boot Loader下检测内存的方法,其特征在于,所述方法包括:
根据预设检测数据的长度,将待检测内存划分为至少一个数据单元;
在任一数据单元中存入预设检测数据,并循环执行以下步骤,直到该数据单元满足检测完成条件:
访问该数据单元,获得其中存储的数据;
判断该数据单元是否满足检测完成条件,所述检测完成条件为:从该数据单元中获得的数据不满足预设校验规则、或对该数据单元的访问次数不小于预设检测次数。
一种Boot Loader下检测内存的装置,其特征在于,所述装置包括:
内存划分模块,用于根据预设检测数据的长度,将待检测内存划分为至少一个数据单元;
数据存储模块,用于在任一数据单元中存入预设检测数据;
执行模块,用于循环执行以下模块中的步骤,直到该数据单元满足检测完成条件:
数据读取模块,用于访问该数据单元,获得其中存储的数据;
完成判断模块,用于判断该数据单元是否满足检测完成条件,所述检测完成条件为:从该数据单元中获得的数据不满足预设校验规则、或对该数据单元的访问次数不小于预设检测次数。
本申请所提供的技术方案,为模拟实际使用中内存的使用情况,将待检测内存划分为数据单元并存入整块的数据,然后频繁地访问该数据单元中存入的数据,并判断访问获得的数据是否出现错误,从而判断该数据单元是否在压力较大的访问下会发生错误,从而实现更有效的检测。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本申请。此外,本申请中的任一实施例并不需要达到上述的全部效果。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,还可以根据这些附图获得其他的附图。
图1是本申请实施例Boot Loader下检测内存的方法的流程示意图;
图2是本申请实施例数据单元的划分与存储示意图;
图3是本申请实施例Boot Loader下检测内存的装置的第一种结构示意图;
图4是本申请实施例Boot Loader下检测内存的装置的第二种结构示意图;
图5是本申请实施例Boot Loader下检测内存的装置的第三种结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。还应当理解,本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
为了有效地检测设备在实际应用中,如果频繁地访问内存是否会出现数据错误等问题,本申请提供一种Boot Loader下检测内存的方法,参见图1所示,可以包括以下步骤:
S101,根据预设检测数据的长度,将待检测内存划分为至少一个数据单元;
如果逐个字节地访问内存,即使频繁访问,也不会造成较大的压力,而实际使用设备时,内存中读写的数据一般都占用多个字节,在频繁访问的情况下,将造成较大的压力,因此,为了有效地检测在实际使用设备时内存的情况,需要将内存划分为多个数据单元,每个数据单元均占用多个字节。
每个数据单元的具体长度,可以根据将要写入其中的预设检测数据确定,而设定检测数据的方式可以有多种,如设定一组相同的、或有序变化的数据为检测数据,又如产生一组随机数并将其设定为检测数据,等等,本申请的基本方案理论上不需对此进行限定,本领域技术人员可以根据实际情况灵活地选取合适的方式。在本申请的一种具体实施方式中,可以将所划分的数据单元的地址设定为检测数据。具体地,首先确定待检测内存划分为数据单元后数据单元地址的长度,然后根据所确定的数据单元地址长度,得到不小于地址长度的数据单元划分长度,并根据划分长度将待检测内存划分为多个数据单元,其中,数据单元的地址可以通过“单元的起始地址+终止地址”、或“单元的起始地址+单元的长度”、等等的方式表示,因此数据单元地址的长度也可以有多种选择,本申请的基本方案理论上不需对此进行限定,本领域技术人员可以根据实际情况灵活地选取合适的方式。虽然通过不同的方式可以使数据单元的地址有不同的长度,但在本申请方案的实际应用中,为了保持数据单元划分的方便与准确,可以统一地使用一种方式表示地址,从而确定数据单元地址长度,并以不小于地址长度的划分长度划分数据单元,其中,划分长度可以等于数据单元,如果还有在数据单元中存入其他数据等需求,还可以使划分长度大于地址长度,预留出更多的内存空间。
此外,对于多核处理器,为了提高内存检测的效率,在本申请的一种具体实施方式中,还可以将Boot Loader下可检测的全部内存,分配到各个CPU中并行检测。具体地,首先根据设备CPU个数及可检测内存的总容量,将可检测的内存平均分配到各CPU,即每个CPU中均被分配到了容量相同的待检测内存,之后即可针对每个CPU中的待检测内存,确定预设检测数据长度、并进行数据单元划分。
对于各个CPU,在本申请的一种具体实施方式中,还可以进一步地判断为其分配的待检测内存的地址是否合法。具体地,首先获得Boot Loader下可检测内存的地址范围,即以该内存的起始地址与终止地址为端点的范围。然后,对于其中的任一CPU,可以首先根据为各CPU分配内存的顺序、该待检测内存的容量及上述内存起始地址,确定该CPU的待检测内存的起始地址与终止地址,例如,假设共4个CPU,其CPU ID依次为0、1、2、3,Boot Loader下可检测的全部内存大小为4M,如果按照CPU ID的顺序为各CPU分配内存,可知每个CPU的待检测内存为1M,且CPU 0的待检测内存为第一个1M,CPU 2、3、4的待检测内存分别为第二、三、四个1M,因此可以确定CPU 0、2、3、4的待检测内存的起始地址与终止地址。对于任一CPU,如果其待检测内存的起始地址与终止地址在上述地址范围中,则可以判定该待检测内存的地址合法。
S102,在任一数据单元中存入预设检测数据,并循环执行以下步骤,直到该数据单元满足检测完成条件:
S103,访问该数据单元,获得其中存储的数据;
S104,判断该数据单元是否满足检测完成条件,所述检测完成条件为:从该数据单元中获得的数据不满足预设校验规则、或对该数据单元的访问次数不小于预设检测次数。
为了便于描述,将S102至S104结合进行说明。
划分数据单元后即可将预设检测数据存入其中,例如,如果将所划分的数据单元的地址设定为检测数据,则可以如图2所示,将任一数据单元的地址存入其后一个数据单元中。
在数据单元中存入检测数据后,即可重复地读取数据单元中数据,以检测数据单元在被频繁访问时的情况。当访问某一数据单元的次数超过预设次数时,则可以停止对该数据单元的访问,如果未检测到从该数据单元中读取的数据不满足预设校验规则,则可以认为对应的内存在实际使用中,不会在较大的访问压力下,出现数据错误等问题,而如果从该数据单元中读取的数据不满足预设校验规则,则可以直接停止对该数据单元的访问,并认为对应的内存在实际使用中可能会出现数据错误等问题。其中,校验规则可以通过多种方式设定,例如,可以设定以访问数据单元获得的数据与所存入的数据相同为校验规则,数据单元读取与存入的数据相同即为满足校验规则,又如,如果存入的检测数据为数据单元地址,则可以设定以从该数据单元中获得的数据单元地址是否属于划分该数据单元的待检测内存的地址范围为校验规则,当该地址不属于该地址范围,即数据不满足校验规则时,则可以确定该地址数据发生了变化,即对应的内存在在实际使用中可能会出现数据错误等问题。
可以理解的是,本申请中对重复访问数据单元过程的说明,只是以单个数据单元为例,但是在实际的内存检测中,可以是逐个数据单元地重复访问,也可以是重复遍历访问待检测内存划分为的全部数据单元。此外,在划分数据单元时,可以将内存顺序地划分,也可以通过创建一个或多个链表的形式非顺序地划分。并且,在通过CPU缓存Cache检测内存时,可以对所划分的第一个数据单元的起始地址、或所创建的各个链表的起始地址,进行cacheline对其,以提高内存检测效率。本申请的基本方案理论上不需对上述的技术细节进行限定,本领域技术人员可以在实际检测中,根据设备的CPU个数、内存总容量及对检测的准确率、效率的需求等各方面因素灵活地进行设定。
相应于上述方法实施例,本申请还提供一种Boot Loader下检测内存的装置,参见图3所示,该装置可以包括:
内存划分模块110,用于根据预设检测数据的长度,将待检测内存划分为至少一个数据单元;
数据存储模块120,用于在任一数据单元中存入预设检测数据;
执行模块130,用于循环执行以下模块中的步骤,直到该数据单元满足检测完成条件:
数据读取模块140,用于访问该数据单元,获得其中存储的数据;
完成判断模块150,用于判断该数据单元是否满足检测完成条件,所述检测完成条件为:从该数据单元中获得的数据不满足预设校验规则、或对该数据单元的访问次数不小于预设检测次数。
在本申请的一种具体实施方式中,参见图4所示,所述装置,还可以包括:
内存分配模块160,用于根据设备CPU个数及Boot Loader下可检测内存的总容量,将该内存平均分配到各CPU;
长度确定模块170,用于对于任一CPU,确定用于划分待检测内存的预设检测数据长度,该待检测内存为分配到该CPU的内存。
在本申请的一种具体实施方式中,参见图5所示,所述装置,还可以包括:
地址范围获得模块180,用于获得所述Boot Loader下可检测内存的地址范围;
地址确定模块190,用于根据为各CPU分配内存的顺序、该待检测内存的容量及所述地址范围,确定该待检测内存的起始地址与终止地址;
地址判断模块210,用于判断该待检测内存的起始地址与终止地址,是否属于所获得地址范围;
所述地址判断模块210,还用于在该起始地址与终止地址属于所述地址范围的情况下,判定该待检测内存的地址合法。
在本申请的一种具体实施方式中,所述内存划分模块110,具体可以用于:
根据预设地址规则,确定将待检测内存划分为数据单元后,数据单元地址的长度;
根据所确定的数据单元地址长度,得到数据单元的划分长度,其中,划分长度不小于地址长度;
根据划分长度将待检测内存划分为至少一个数据单元;
所述数据存储模块120,具体可以用于:
将所划分的第n-1个数据单元的地址,存入第n个数据单元。
在本申请的一种具体实施方式中,所述从该数据单元中获得的数据不满足预设校验规则,包括:
从该数据单元中获得的数据单元地址,不属于划分该数据单元的待检测内存的地址范围;
和/或
从该数据单元中获得的数据单元地址与存入其中的数据单元地址不同。
上述装置中各个单元的功能和作用的实现过程具体详见上述方法中对应步骤的实现过程,在此不再赘述。
对于装置实施例而言,由于其基本对应于方法实施例,所以相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本申请方案的目的。本领域普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。
虽然本说明书包含许多具体实施细节,但是这些不应被解释为限制任何发明的范围或所要求保护的范围,而是主要用于描述特定发明的具体实施例的特征。本说明书内在多个实施例中描述的某些特征也可以在单个实施例中被组合实施。另一方面,在单个实施例中描述的各种特征也可以在多个实施例中分开实施或以任何合适的子组合来实施。此外,虽然特征可以如上所述在某些组合中起作用并且甚至最初如此要求保护,但是来自所要求保护的组合中的一个或多个特征在一些情况下可以从该组合中去除,并且所要求保护的组合可以指向子组合或子组合的变型。
类似地,虽然在附图中以特定顺序描绘了操作,但是这不应被理解为要求这些操作以所示的特定顺序执行或顺次执行、或者要求所有例示的操作被执行,以实现期望的结果。在某些情况下,多任务和并行处理可能是有利的。此外,上述实施例中的各种系统模块和组件的分离不应被理解为在所有实施例中均需要这样的分离,并且应当理解,所描述的程序组件和系统通常可以一起集成在单个软件产品中,或者封装成多个软件产品。
由此,主题的特定实施例已被描述。其他实施例在所附权利要求书的范围以内。在某些情况下,权利要求书中记载的动作可以以不同的顺序执行并且仍实现期望的结果。此外,附图中描绘的处理并非必需所示的特定顺序或顺次顺序,以实现期望的结果。在某些实现中,多任务和并行处理可能是有利的。
以上所述仅为本申请的较佳实施例而已,并不用以限制本申请,凡在本申请的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本申请保护的范围之内。
Claims (10)
1.一种Boot Loader下检测内存的方法,其特征在于,所述方法包括:
根据预设检测数据的长度,将待检测内存划分为至少一个数据单元;
在任一数据单元中存入预设检测数据,并循环执行以下步骤,直到该数据单元满足检测完成条件:
访问该数据单元,获得其中存储的数据;
判断该数据单元是否满足检测完成条件,所述检测完成条件为:从该数据单元中获得的数据不满足预设校验规则、或对该数据单元的访问次数不小于预设检测次数。
2.根据权利要求1所述的方法,其特征在于,所述方法还包括:
根据设备CPU个数及Boot Loader下可检测内存的总容量,将该内存平均分配到各CPU;
对于任一CPU,确定用于划分待检测内存的预设检测数据长度,该待检测内存为分配到该CPU的内存。
3.根据权利要求2所述的方法,其特征在于,所述方法还包括:
获得所述Boot Loader下可检测内存的地址范围;
根据为各CPU分配内存的顺序、该待检测内存的容量及所述地址范围,确定该待检测内存的起始地址与终止地址;
判断该待检测内存的起始地址与终止地址,是否属于所获得地址范围;
在该起始地址与终止地址属于所述地址范围的情况下,判定该待检测内存的地址合法。
4.根据权利要求1至3任一项所述的方法,其特征在于,
所述根据预设检测数据的长度,将待检测内存划分为至少一个数据单元,包括:
根据预设地址规则,确定将待检测内存划分为数据单元后,数据单元地址的长度;
根据所确定的数据单元地址长度,得到数据单元的划分长度,其中,划分长度不小于地址长度;
根据划分长度将待检测内存划分为至少一个数据单元;
所述在任一数据单元中存入预设检测数据,包括:
将所划分的第n-1个数据单元的地址,存入第n个数据单元。
5.根据权利要求4所述的方法,其特征在于,所述从该数据单元中获得的数据不满足预设校验规则,包括:
从该数据单元中获得的数据单元地址,不属于划分该数据单元的待检测内存的地址范围;
和/或
从该数据单元中获得的数据单元地址与存入其中的数据单元地址不同。
6.一种Boot Loader下检测内存的装置,其特征在于,所述装置包括:
内存划分模块,用于根据预设检测数据的长度,将待检测内存划分为至少一个数据单元;
数据存储模块,用于在任一数据单元中存入预设检测数据;
执行模块,用于循环执行以下模块中的步骤,直到该数据单元满足检测完成条件:
数据读取模块,用于访问该数据单元,获得其中存储的数据;
完成判断模块,用于判断该数据单元是否满足检测完成条件,所述检测完成条件为:从该数据单元中获得的数据不满足预设校验规则、或对该数据单元的访问次数不小于预设检测次数。
7.根据权利要求1所述的装置,其特征在于,所述装置还包括:
内存分配模块,用于根据设备CPU个数及Boot Loader下可检测内存的总容量,将该内存平均分配到各CPU;
长度确定模块,用于对于任一CPU,确定用于划分待检测内存的预设检测数据长度,该待检测内存为分配到该CPU的内存。
8.根据权利要求2所述的装置,其特征在于,所述装置还包括:
地址范围获得模块,用于获得所述Boot Loader下可检测内存的地址范围;
地址确定模块,用于根据为各CPU分配内存的顺序、该待检测内存的容量及所述地址范围,确定该待检测内存的起始地址与终止地址;
地址判断模块,用于判断该待检测内存的起始地址与终止地址,是否属于所获得地址范围;
所述地址判断模块,还用于在该起始地址与终止地址属于所述地址范围的情况下,判定该待检测内存的地址合法。
9.根据权利要求1至3任一项所述的装置,其特征在于,
所述内存划分模块,具体用于:
根据预设地址规则,确定将待检测内存划分为数据单元后,数据单元地址的长度;
根据所确定的数据单元地址长度,得到数据单元的划分长度,其中,划分长度不小于地址长度;
根据划分长度将待检测内存划分为至少一个数据单元;
所述数据存储模块,具体用于:
将所划分的第n-1个数据单元的地址,存入第n个数据单元。
10.根据权利要求4所述的装置,其特征在于,所述从该数据单元中获得的数据不满足预设校验规则,包括:
从该数据单元中获得的数据单元地址,不属于划分该数据单元的待检测内存的地址范围;
和/或
从该数据单元中获得的数据单元地址与存入其中的数据单元地址不同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711454510.6A CN108021482A (zh) | 2017-12-28 | 2017-12-28 | 一种Boot Loader下检测内存的方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711454510.6A CN108021482A (zh) | 2017-12-28 | 2017-12-28 | 一种Boot Loader下检测内存的方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108021482A true CN108021482A (zh) | 2018-05-11 |
Family
ID=62072208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711454510.6A Pending CN108021482A (zh) | 2017-12-28 | 2017-12-28 | 一种Boot Loader下检测内存的方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108021482A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109086162A (zh) * | 2018-08-15 | 2018-12-25 | 中国农业银行股份有限公司 | 一种内存诊断方法和装置 |
CN111273852A (zh) * | 2018-12-04 | 2020-06-12 | 智微科技股份有限公司 | 存储器区块大小判定方法 |
CN112685241A (zh) * | 2021-01-27 | 2021-04-20 | 中国科学院微电子研究所 | 一种多粒度的内存检测方法、内存设备以及电子设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101576838A (zh) * | 2009-05-13 | 2009-11-11 | 北京中星微电子有限公司 | 一种检测内存的方法和装置 |
CN103208313A (zh) * | 2013-04-26 | 2013-07-17 | 杭州和利时自动化有限公司 | 一种检测方法及系统 |
CN105511981A (zh) * | 2015-11-24 | 2016-04-20 | 上海斐讯数据通信技术有限公司 | 一种快速检测NAND Flash内存的方法 |
WO2016101177A1 (zh) * | 2014-12-24 | 2016-06-30 | 华为技术有限公司 | 计算机设备内存的检测方法和计算机设备 |
-
2017
- 2017-12-28 CN CN201711454510.6A patent/CN108021482A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101576838A (zh) * | 2009-05-13 | 2009-11-11 | 北京中星微电子有限公司 | 一种检测内存的方法和装置 |
CN103208313A (zh) * | 2013-04-26 | 2013-07-17 | 杭州和利时自动化有限公司 | 一种检测方法及系统 |
WO2016101177A1 (zh) * | 2014-12-24 | 2016-06-30 | 华为技术有限公司 | 计算机设备内存的检测方法和计算机设备 |
CN105511981A (zh) * | 2015-11-24 | 2016-04-20 | 上海斐讯数据通信技术有限公司 | 一种快速检测NAND Flash内存的方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109086162A (zh) * | 2018-08-15 | 2018-12-25 | 中国农业银行股份有限公司 | 一种内存诊断方法和装置 |
CN109086162B (zh) * | 2018-08-15 | 2021-12-24 | 中国农业银行股份有限公司 | 一种内存诊断方法和装置 |
CN111273852A (zh) * | 2018-12-04 | 2020-06-12 | 智微科技股份有限公司 | 存储器区块大小判定方法 |
CN112685241A (zh) * | 2021-01-27 | 2021-04-20 | 中国科学院微电子研究所 | 一种多粒度的内存检测方法、内存设备以及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101599046B (zh) | 一种内存检测方法及装置 | |
CN108021482A (zh) | 一种Boot Loader下检测内存的方法及装置 | |
CN107894922B (zh) | Ram资源分配方法 | |
CN109783157A (zh) | 一种算法程序加载的方法及相关装置 | |
CN106980571A (zh) | 一种测试用例集的构建方法和设备 | |
CN107783812A (zh) | 虚拟机内存管理方法及装置 | |
CN110399217A (zh) | 一种内存资源分配方法、装置及设备 | |
CN111723020A (zh) | 一种电能表测试软件的测试方法、装置及其设备 | |
CN103902419B (zh) | 一种缓存测试方法及装置 | |
CN108228091A (zh) | 配置数据分区保存方法及系统、配置数据校验方法及系统 | |
CN108776631A (zh) | 服务器、获取兼容性测试设备的方法及存储介质 | |
CN109450806A (zh) | 一种流量控制方法及装置、分布式集群 | |
CN104063307A (zh) | 一种软件测试方法和系统 | |
CN108427634A (zh) | 电子装置、测试的方法及计算机可读存储介质 | |
CN110532187A (zh) | 一种hdfs吞吐性能测试方法、系统、终端及存储介质 | |
CN106155910A (zh) | 一种实现内存访问的方法、装置和系统 | |
CN110321357A (zh) | 一种读写控制方法、装置及服务器 | |
CN104050189B (zh) | 页面共享处理方法及装置 | |
CN110990207B (zh) | 基于Whitley平台的BPS内存测试方法、系统、终端及存储介质 | |
CN104281587B (zh) | 一种建立连接的方法及装置 | |
CN108701091A (zh) | 用于动态工作负荷的机会存储器微调 | |
CN105930260B (zh) | 一种系统可用性测试方法及装置 | |
CN110308865A (zh) | 存储器系统、计算系统及其操作方法 | |
CN104731633B (zh) | 一种Linux系统下多分区存储设备卸载失败后回滚方法及系统 | |
CN107783813A (zh) | 虚拟机监控和分配方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180511 |