CN107894922B - Ram资源分配方法 - Google Patents

Ram资源分配方法 Download PDF

Info

Publication number
CN107894922B
CN107894922B CN201711275021.4A CN201711275021A CN107894922B CN 107894922 B CN107894922 B CN 107894922B CN 201711275021 A CN201711275021 A CN 201711275021A CN 107894922 B CN107894922 B CN 107894922B
Authority
CN
China
Prior art keywords
bit width
embedded memory
data bit
address depth
calculating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711275021.4A
Other languages
English (en)
Other versions
CN107894922A (zh
Inventor
尹文芹
褚惠芬
贾红
程显志
陈维新
韦嶔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XI'AN INTELLIGENCE SILICON TECHNOLOGY Inc
Original Assignee
XI'AN INTELLIGENCE SILICON TECHNOLOGY Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XI'AN INTELLIGENCE SILICON TECHNOLOGY Inc filed Critical XI'AN INTELLIGENCE SILICON TECHNOLOGY Inc
Priority to CN201711275021.4A priority Critical patent/CN107894922B/zh
Publication of CN107894922A publication Critical patent/CN107894922A/zh
Application granted granted Critical
Publication of CN107894922B publication Critical patent/CN107894922B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory

Abstract

本发明涉及数据存储领域,具体涉及一种RAM资源分配方法,包括如下步骤:(a)获取第一数据位宽和第一地址深度;(b)根据所述第一数据位宽、所述第一地址深度判断容量是否溢出,若溢出则拼接分配;否则分配1个嵌入内存块。本发明实施例允许需求数据容量超过嵌入内存块的限制,可以满足较大数据位宽以及较深地址深度的RAM使用,自动计算分配的嵌入内存块、REG资源块、LUT资源快的数量,稳定可靠。

Description

RAM资源分配方法
技术领域
本发明属于数据存储领域,具体涉及一种RAM资源分配方法。
背景技术
随机存取存储器(random access memory,RAM)又称作“随机存储器”,是与CPU直接交换数据的内部存储器,也叫主存(内存)。它可以随时读写,而且速度很快,通常作为操作系统或其他正在运行中的程序的临时数据存储媒介。存储单元的内容可按需随意取出或存入,且存取的速度与存储单元的位置无关的存储器。这种存储器在断电时将丢失其存储内容,故主要用于存储短时间使用的程序。FPGA中内嵌的块RAM可以大大拓展FPGA的应用范围和灵活性,除了块RAM,还可以将FPGA中的REG和LUT灵活地配置为RAM结构,芯片内部块RAM的数量是选择芯片的一个重要因素。
现有技术中,单片块RAM可以根据需要改变其位宽和深度,但需要满足两个原则,首选,修改后的容量(位宽和深度)不能大于单片块RAM容量的最大值,其次,位宽不能超过36bit。当需求的数据容量较大时,如果配置的容量大于上述两个原则,则是不被允许的。因此,现有技术的RAM配置方式已经远远不能满足用户需求。因此,给出一种根据需求的数据容量灵活配置RAM的容量已经成为研究的重点问题。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种RAM资源分配方法。本发明要解决的技术问题通过以下技术方案实现:
一种RAM资源分配方法,包括如下步骤:
(a)获取第一数据位宽和第一地址深度;
(b)根据所述第一数据位宽、所述第一地址深度判断容量是否溢出,若溢出则拼接分配;
若否,则分配1个嵌入内存块。
上述的RAM资源分配方法,所述第一数据位宽包括:输入数据位宽和输出数据位宽;所述第一地址深度包括:输入地址深度和输出地址深度。
上述的RAM资源分配方法,所述输入数据位宽与所述输出数据位宽的比值为2n或者
Figure BDA0001496348350000021
n为大于等于0的整数。
上述的RAM资源分配方法,根据所述第一数据位宽、所述第一地址深度判断数据是否溢出包括:
(x1)根据所述输入数据位宽和所述输出数据位宽计算第二数据位宽;
(x2)根据所述输入地址深度和所述输出地址深度计算第二地址深度;
(x3)根据所述第二数据位宽和所述第二地址深度计算总需求容量;
(x4)若所述第二数据位宽超过第一阈值并且所述总需求容量大于第三阈值或者所述第二地址深度超过第二阈值并且所述总需求容量大于第三阈值,则溢出;否则未溢出。
上述的RAM资源分配方法,所述第一阈值为所述嵌入内存块数据位宽的最大值,所述第二阈值为所述嵌入内存块地址深度的最大值,所述第三阈值为所述嵌入内存块总容量的最大值。
上述的RAM资源分配方法,所述拼接分配包括:
(y1)根据所述第二数据位宽和所述第二地址深度计算余量;
(y2)根据所述余量计算各拼接资源块的个数。
上述的RAM资源分配方法,步骤(y1)包括:
(y11)根据所述第二数据位宽计算数据余量;
(y12)根据所述第二数据位宽计算地址深度未溢出量;
(y13)根据所述第二地址深度和所述地址深度未溢出量计算地址余量。
上述的RAM资源分配方法,步骤(y2)包括:
若所述余量为0或者大于单个所述嵌入内存块容量的一半,则计算拼接的所述嵌入内存块的个数;否则计算拼接的所述嵌入内存块、REG资源块和LUT资源块的个数。
上述的RAM资源分配方法,所述REG资源块的个数为所述输出数据位宽与所述输入数据位宽的比值。
上述的RAM资源分配方法,所述LUT资源块的个数为所述输出数据位宽值。
与现有技术相比,本发明的有益效果:
本发明实施例允许需求数据容量超过嵌入内存块的限制,可以满足较大数据位宽以及较深地址深度的RAM使用,自动计算分配的嵌入内存块、REG资源块、LUT资源快的数量,稳定可靠。
附图说明
图1是本发明实施例提供的一种RAM资源分配方法流程示意图;
图2是本发明实施例提供的另一种RAM资源分配方法流程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例1:
请参见图1和图2,图1是本发明实施例提供的一种RAM资源分配方法流程示意图;图2是本发明实施例提供的另一种RAM资源分配方法流程示意图。该RAM资源分配方法包括如下步骤:
(a)获取第一数据位宽和第一地址深度;
(b)根据所述第一数据位宽、所述第一地址深度判断容量是否溢出,若溢出则对所述RAM资源进行拼接分配;否则分配所述RAM资源为1个嵌入内存块。
本发明实施例允许需求数据容量超过嵌入内存块的限制,可以满足较大数据位宽以及较深地址深度的RAM使用,稳定可靠。
实施例2:
与上述实施例不同之处。在于本实施例详细介绍一种RAM资源分配方法,该RAM资源分配方法包括:
(a)获取第一数据位宽和第一地址深度;
(b)根据所述第一数据位宽、所述第一地址深度判断容量是否溢出,若溢出则对所述RAM资源进行拼接分配;否则分配所述RAM资源为1个嵌入内存块。
其中,所述拼接分配包括:对嵌入内存块进行拼接分配或者对嵌入内存块、REG资源块和LUT资源块进行拼接分配。
优选地,所述嵌入内存块为嵌入式RAM块(Embedded Block Ram,简称EBR)。
其中,所述第一数据位宽包括:输入数据位宽和输出数据位宽;所述第一地址深度包括:输入地址深度和输出地址深度。
其中,所述输入数据位宽与所述输出数据位宽的比值为2n或者
Figure BDA0001496348350000041
n为大于等于0的整数。这样设计能够使该方法在不影响最终结果的基础上使计算更加简便,有利于完成算法的设计。
优选地,所述输入数据位宽与所述输出数据位宽满足下列两种情况:
第一种情况:1、2、4、8、16、32以及8的偶数倍;
第二种情况:9、18、36以及9的偶数倍。
其中,上述两种情况本发明实施例的资源分配方法均支持,因此本发明实施例的资源分配方法适应性强、也更加灵活。
所述输入数据宽度和所述输出数据宽度可以根据上述两种情况任意组合。
其中,根据所述第一数据位宽、所述第一地址深度判断数据是否溢出包括:
(x1)根据所述输入数据位宽和所述输出数据位宽计算第二数据位宽;
(x2)根据所述输入地址深度和所述输出地址深度计算第二地址深度;
(x3)根据所述第二数据位宽和所述第二地址深度计算总需求容量;
(x4)若所述第二数据位宽超过第一阈值并且所述总需求容量大于第三阈值或者所述第二地址深度超过第二阈值并且所述总需求容量大于第三阈值,则溢出;否则未溢出。
进一步地,第二数据位宽和第二地址深度满足:
Figure BDA0001496348350000051
进一步地,总需求容量满足:
总需求容量=max{输入数据位宽×输入地址深度,输出数据位宽×输出地址深度}
其中,对第二数据位宽、第二地址深度和总需求容量同时进行判定使溢出判断更加准确,避免出现误判,提高了本分配方法的准确率和效率。
优选地,所述第一阈值为所述嵌入内存块数据位宽的最大值,所述第二阈值为所述嵌入内存块地址深度的最大值,所述第三阈值为所述嵌入内存块总容量的最大值。
优选地,嵌入内存块数据位宽最大值即第一阈值为36,嵌入内存块地址深度的最大值即第二阈值为8192,嵌入内存块总容量的最大值即第三阈值为9216。
进一步地,判断是否溢出条件式A满足:
A=(第二数据位宽>第一阈值)or(第二地址深度>第二阈值)or(总需求容量>第三阈值)
若A为真,则溢出,否则未溢出。
其中,对所述RAM资源进行拼接分配包括:
(y1)根据所述第二数据位宽和所述第二地址深度计算余量;
(y2)根据所述余量计算各拼接资源块的个数。
其中,余量包括:数据位宽余量和地址深度余量。
其中,步骤(y1)包括:
(y11)根据所述第二数据位宽计算数据余量;
(y12)根据所述第二数据位宽计算地址深度未溢出量;
(y13)根据所述第二地址深度和所述地址深度未溢出量计算地址余量。
其中,若第二数据位宽为9或者9的偶数倍,则地址深度未溢出量满足:
Figure BDA0001496348350000071
否则若第二数据位宽为1、2、4、8、16、32以及8的偶数倍,则地址深度未溢出量满足:
Figure BDA0001496348350000072
如果即是8的偶数倍也是9的偶数倍,则按照9的偶数倍情况进行计算,这样计算的资源最少。
则计算余量,分别满足:
Figure BDA0001496348350000073
其中,rem表示求余数运算。
进一步地,计算需要的最少嵌入内存块个数满足:
Figure BDA0001496348350000074
其中,floor表示返回比参数小的最大整数。
进一步地,步骤(y2)包括:若所述余量为0或者大于单个所述嵌入内存块容量的一半,则计算拼接的所述嵌入内存块的个数;否则计算拼接的所述嵌入内存块、REG资源块和LUT资源块的个数。
其中,余量为0满足:数据位宽余量=地址深度余量=0,则
RAM资源=M1个嵌入内存块
进一步地,若余量大于单个所述嵌入内存块容量的一半,即满足条件式B为真:
Figure BDA0001496348350000081
此时,RAM资源需要拼接的:
RAM资源=(M1+1)个嵌入内存块
否则,若余量小于单个所述嵌入内存块容量的一半,则计算需要的嵌入内存块个数、REG资源块个数、LUT资源块个数:
RAM资源=M1个嵌入内存块+N1个REG资源块+K1个LUT资源块
其中,所述REG资源块的个数N1为所述输出数据位宽与所述输入数据位宽的比值。
其中,所述LUT资源块的个数K1为所述输出数据位宽值。
另外,下面给出另一种实现方式,与上述方法不同的在于,在余量计算完成后,可先不计算最少的嵌入内存块个数。先判断余量的状态,
若余量大于单个所述嵌入内存块容量的一半,则RAM资源只对嵌入内存块进行拼接,需要拼接的嵌入内存块个数为:
Figure BDA0001496348350000082
否则,若余量为0或者小于单个所述嵌入内存块容量的一半,则需要对嵌入内存块、REG资源块和LUT资源块进行拼接以分配RAM资源包括:
先计算需要的嵌入内存块个数:
Figure BDA0001496348350000083
再计算需要拼接的REG资源和LUT资源,其中,所述REG资源块的个数N2为所述输出数据位宽与所述输入数据位宽的比值,所述LUT资源块的个数K2为所述输出数据位宽值。
最后,得出RAM资源容量满足:RAM资源=3个嵌入内存块+N2个REG资源块个数+K2个LUT资源块。
本发明实施例允许需求数据容量超过嵌入内存块的限制,可以满足较大数据位宽以及较深地址深度的RAM使用,自动计算分配的嵌入内存块、REG资源块、LUT资源快的数量,稳定可靠。
实施例3
与上述实施例不同的,本实施例通过给出详细的数据的计算过程对本发明实施例RAM资源分配方法进行详细说明。
S01:输入第一数据宽度包括:输入数据宽度datain=9,输出数据宽度dataout=36,第一地址深度包括:输入地址深度addressin=256,输出地址深度addressout=256;
S02:计算第二数据宽度Data=max{9,36}=36,第二地址深度Address=max{256,256}=256,总需求容量=36*256=9216
S03:根据条件公式A判断是否溢出;取嵌入内存块数据位宽最大值即第一阈值为36,嵌入内存块地址深度的最大值即第二阈值为8192,嵌入内存块总容量的最大值即第三阈值为9216。
则A=(第二数据位宽>第一阈值)or(第二地址深度>第二阈值)or(总需求容量>第三阈值)
=(36>36)or(256>8192)or(9216>9216)=0
因此,判定为未溢出。
S04:RAM资源分配为1个嵌入内存块。
实施例4
与上述实施例不同的,本实施例通过给出另一组详细的数据的计算过程对本发明实施例RAM资源分配方法进行详细说明。
S01:输入第一数据宽度包括:输入数据宽度datain=9,输出数据宽度dataout=36,第一地址深度包括:输入地址深度addressin=512,输出地址深度addressout=512。
S02:计算第二数据宽度Data=max{9,36}=36,第二地址深度Address=max{512,512}=512,总需求容量=36*512=18432。
S03:根据条件公式A判断是否溢出;取嵌入内存块数据位宽最大值即第一阈值为36,嵌入内存块地址深度的最大值即第二阈值为8192,嵌入内存块总容量的最大值即第三阈值为9216。
则A=(第二数据位宽>第一阈值)or(第二地址深度>第二阈值)or(总需求容量>第三阈值)
=(36>36)or(512>8192)or(18432>9216)=1,
因此,判定为溢出。
S04:计算余量。
S041:计算地址深度未溢出量。第二数据位宽为36,为9的偶数倍,则地址深度未溢出量X满足:X=9216/36=256;
S042:计算数据位宽余量DataFlow=rem(36/36)=0,地址深度余量AddressFlow=rem(512/256)=0。
S05:计算需要拼接的最少嵌入内存块数量:
M1=max(floor(36/36),floor(512/256))=2
即2个嵌入内存块;
S07:根据步骤S042得到余量为0,因此RAM资源满足:
RAM资源=2个嵌入内存块。
实施例5
与上述实施例不同的,本实施例通过给出再一组详细的数据的计算过程对本发明实施例RAM资源分配方法进行详细说明。
S01:输入第一数据宽度包括:输入数据宽度datain=9,输出数据宽度dataout=36,第一地址深度包括:输入地址深度addressin=515,输出地址深度addressout=515。
S02:计算第二数据宽度Data=max{9,36}=36,第二地址深度Address=max{515,515}=515,总需求容量=36*515=18540。
S03:根据条件公式A判断是否溢出;取嵌入内存块数据位宽最大值即第一阈值为36,嵌入内存块地址深度的最大值即第二阈值为8192,嵌入内存块总容量的最大值即第三阈值为9216。
则A=(第二数据位宽>第一阈值)or(第二地址深度>第二阈值)or(总需求容量>第三阈值)
=(36>36)or(515>8192)or(18540>9216)=1,
因此,判定为溢出。
S04:计算余量。
S041:计算地址深度未溢出量。第二数据位宽为36,为9的偶数倍,则地址深度未溢出量X满足:X=9216/36=256;
S042:计算数据位宽余量DataFlow=rem(36/36)=0,地址深度余量AddressFlow=rem(515/256)=3。
S05:计算需要拼接的最少嵌入内存块数量:
M1=max(floor(36/36),floor(515/256))=2,
即2个嵌入内存块;
S06:判定是否满足余量大于单个所述嵌入内存块容量的一半;
条件式B满足:
Figure BDA0001496348350000121
条件B不为真,因此不满足。
S07:计算REG资源块个数N1和LUT资源块个数K1。
N1=36/9=4;K1=36;
S08:计算RAM资源容量,满足:
RAM资源=2个嵌入内存块+4个REG资源块+
36个LUT资源块。
实施例6
与上述实施例不同的,本实施例通过给出另一组详细的数据的计算过程对本发明实施例RAM资源分配方法进行详细说明。
S01:输入第一数据宽度包括:输入数据宽度datain=144,输出数据宽度dataout=144,第一地址深度包括:输入地址深度addressin=512,输出地址深度addressout=512。
S02:计算第二数据宽度Data=max{144,144}=144,第二地址深度Address=max{512,512}=512,总需求容量=144*512=73728。
S03:根据条件公式A判断是否溢出;取嵌入内存块数据位宽最大值即第一阈值为36,嵌入内存块地址深度的最大值即第二阈值为8192,嵌入内存块总容量的最大值即第三阈值为9216。
则A=(第二数据位宽>第一阈值)or(第二地址深度>第二阈值)or(总需求容量>第三阈值)
=(144>36)or(512>8192)or(73728>9216)=1,
因此,判定为溢出。
S04:计算余量。
S041:计算地址深度未溢出量。第二数据位宽为144,即是8和9的偶数倍,按照9的偶数倍进行计算,则地址深度未溢出量X满足:X=9216/144=64;
S042:计算数据位宽余量DataFlow=rem(144/36)=0,地址深度余量AddressFlow=rem(512/64)=0。
S05:判定余量为0,计算RAM资源容量,满足:
Figure BDA0001496348350000131
个嵌入内存块。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (3)

1.一种RAM资源分配方法,其特征在于,包括如下步骤:
(a)获取第一数据位宽和第一地址深度,其中,
所述第一数据位宽包括:输入数据位宽和输出数据位宽;
所述第一地址深度包括:输入地址深度和输出地址深度;
(b)根据所述第一数据位宽、所述第一地址深度判断容量是否溢出,其中,
(x1)根据所述输入数据位宽和所述输出数据位宽计算第二数据位宽;
(x2)根据所述输入地址深度和所述输出地址深度计算第二地址深度;
(x3)根据所述第二数据位宽和所述第二地址深度计算总需求容量;
(x4)若所述第二数据位宽超过第一阈值并且所述总需求容量大于第三阈值或者所述第二地址深度超过第二阈值并且所述总需求容量大于第三阈值,则溢出;否则未溢出;
若溢出则拼接分配,其中,所述拼接分配包括:
(y1)根据所述第二数据位宽和所述第二地址深度计算余量;
(y2)根据所述余量计算各拼接资源块的个数;
其中,步骤(y1)包括:
(y11)根据所述第二数据位宽计算数据位宽余量;
(y12)根据所述第二数据位宽计算地址深度未溢出量;
(y13)根据所述第二地址深度和所述地址深度未溢出量计算地址深度余量;
其中,步骤(y2)包括:
若所述余量为0,即数据位宽余量=地址深度余量=0,则计算拼接的嵌入内存块的个数M1,RAM资源=M1个嵌入内存块,所述嵌入内存块的个数M1为:
Figure FDA0002573720710000021
其中,表示嵌入内存块的个数,floor表示返回比参数小的最大整数;
若所述余量大于单个所述嵌入内存块容量的一半,即
Figure FDA0002573720710000022
则计算拼接的所述嵌入内存块的个数M1,RAM资源=(M1+1)个嵌入内存块;
若所述余量小于单个所述嵌入内存块容量的一半,则计算拼接的所述嵌入内存块的个数M1、REG资源块的个数N1和LUT资源块的个数K1,RAM资源=M1个嵌入内存块+N1个REG资源块+K1个LUT资源块,其中,所述REG资源块的个数N1为所述输出数据位宽与所述输入数据位宽的比值,所述LUT资源块的个数K1为所述输出数据位宽值;
若否,则分配1个嵌入内存块。
2.根据权利要求1所述的资源分配方法,其特征在于,所述输入数据位宽与所述输出数据位宽的比值为2n或者
Figure FDA0002573720710000023
n为大于等于0的整数。
3.根据权利要求1所述的资源分配方法,其特征在于,所述第一阈值为所述嵌入内存块数据位宽的最大值,所述第二阈值为所述嵌入内存块地址深度的最大值,所述第三阈值为所述嵌入内存块总容量的最大值。
CN201711275021.4A 2017-12-06 2017-12-06 Ram资源分配方法 Active CN107894922B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711275021.4A CN107894922B (zh) 2017-12-06 2017-12-06 Ram资源分配方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711275021.4A CN107894922B (zh) 2017-12-06 2017-12-06 Ram资源分配方法

Publications (2)

Publication Number Publication Date
CN107894922A CN107894922A (zh) 2018-04-10
CN107894922B true CN107894922B (zh) 2020-08-28

Family

ID=61807470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711275021.4A Active CN107894922B (zh) 2017-12-06 2017-12-06 Ram资源分配方法

Country Status (1)

Country Link
CN (1) CN107894922B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109542799B (zh) * 2018-11-05 2023-03-28 西安智多晶微电子有限公司 块存储器拼接方法、拼接模块、存储装置及现场可编程门阵列
CN109545256B (zh) * 2018-11-05 2020-11-10 西安智多晶微电子有限公司 块存储器拼接方法、拼接模块、存储装置及现场可编程门阵列
CN109491869A (zh) * 2018-11-13 2019-03-19 天津津航计算技术研究所 一种自动化ram容量测试装置
CN110489355B (zh) * 2019-08-19 2020-12-08 上海安路信息科技有限公司 逻辑bram的映射方法及其系统
CN111008160A (zh) * 2019-11-30 2020-04-14 苏州浪潮智能科技有限公司 一种数据处理方法、装置和电子设备及可读存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103809769A (zh) * 2014-02-24 2014-05-21 中国电子科技集团公司第五十八研究所 一种block ram级联实现结构
CN105808474A (zh) * 2016-03-11 2016-07-27 中国电子科技集团公司第五十八研究所 现场可编程器件fpga的block ram级联结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7652922B2 (en) * 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
CN105205025A (zh) * 2014-06-30 2015-12-30 深圳市中兴微电子技术有限公司 一种芯片互连的方法、芯片及装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103809769A (zh) * 2014-02-24 2014-05-21 中国电子科技集团公司第五十八研究所 一种block ram级联实现结构
CN105808474A (zh) * 2016-03-11 2016-07-27 中国电子科技集团公司第五十八研究所 现场可编程器件fpga的block ram级联结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FPGA基础知识1(FPGA芯片结构);Times_poem;《https://blog.csdn.net/times_poem/article/details/51351997》;20160509;第1-3页 *

Also Published As

Publication number Publication date
CN107894922A (zh) 2018-04-10

Similar Documents

Publication Publication Date Title
CN107894922B (zh) Ram资源分配方法
US10152501B2 (en) Rollover strategies in a n-bit dictionary compressed column store
US7590816B2 (en) Computer system, management computer and storage system, and storage area allocation amount controlling method
CN107209716B (zh) 内存管理装置和方法
CN109408590B (zh) 分布式数据库的扩容方法、装置、设备及存储介质
KR20150095781A (ko) 메모리 리클레임 방법 및 장치
CN107783812B (zh) 虚拟机内存管理方法及装置
EP3958122A1 (en) Memory management method, apparatus, and system
CN109299190B (zh) 分布式存储系统中处理对象的元数据的方法及装置
CN104461698A (zh) 虚拟磁盘动态挂载的方法、管理装置及分布式存储系统
CN107533435A (zh) 存储空间的分配方法及存储设备
US11681447B2 (en) Method, device and computer program product of balance of storage space for file system
US9063668B1 (en) Distributed memory allocation in multi-threaded programs
CN109144718A (zh) 一种内存分配方法、内存释放方法以及相关设备
CN111104219A (zh) 虚拟核心与物理核心的绑定方法、装置、设备及存储介质
US9740604B2 (en) Method for allocating storage space using buddy allocator
CN109545256B (zh) 块存储器拼接方法、拼接模块、存储装置及现场可编程门阵列
CN106155910A (zh) 一种实现内存访问的方法、装置和系统
CN109542799B (zh) 块存储器拼接方法、拼接模块、存储装置及现场可编程门阵列
CN104281587A (zh) 一种建立连接的方法及装置
CN111143071A (zh) 基于mcs系统的缓存分区管理方法、系统及相关组件
CN105704037A (zh) 一种表项保存方法和控制器
US11640321B2 (en) Method and apparatus for memory allocation in a multi-core processor system, and recording medium therefor
CN106886496B (zh) 存储空间管理方法和设备
CN101154193B (zh) 存储管理装置和存储管理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: RAM resource allocation method

Effective date of registration: 20220329

Granted publication date: 20200828

Pledgee: Pudong Development Bank of Shanghai Limited by Share Ltd. Xi'an branch

Pledgor: XI'AN INTELLIGENCE SILICON TECHNOLOGY, Inc.

Registration number: Y2022610000115

PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20230328

Granted publication date: 20200828

Pledgee: Pudong Development Bank of Shanghai Limited by Share Ltd. Xi'an branch

Pledgor: XI'AN INTELLIGENCE SILICON TECHNOLOGY, Inc.

Registration number: Y2022610000115

PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: RAM resource allocation method

Effective date of registration: 20230331

Granted publication date: 20200828

Pledgee: Pudong Development Bank of Shanghai Limited by Share Ltd. Xi'an branch

Pledgor: XI'AN INTELLIGENCE SILICON TECHNOLOGY, Inc.

Registration number: Y2023610000233