CN104104360B - 低功率srpg单元 - Google Patents
低功率srpg单元 Download PDFInfo
- Publication number
- CN104104360B CN104104360B CN201310113519.6A CN201310113519A CN104104360B CN 104104360 B CN104104360 B CN 104104360B CN 201310113519 A CN201310113519 A CN 201310113519A CN 104104360 B CN104104360 B CN 104104360B
- Authority
- CN
- China
- Prior art keywords
- hold mode
- voltage
- power
- holding member
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/24—Storing the actual state when the supply voltage fails
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
Landscapes
- Power Sources (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及低功率SRPG单元。低功率的状态保持功率门控(SRPG)单元具有保持构件和非保持构件,并且可在运行状态、第一保持状态及第二保持状态中操作。在运行状态中,保持构件和非保持构件以电源电压供电。在第一保持状态中,保持构件以与运行状态相同的电源电压供电,而非保持构件被断电。在第二保持状态中,保持构件比运行状态低的电源电压供电,而非保持构件被断电。
Description
技术领域
本发明涉及集成电路,并且更特别地涉及用于集成电路的低功率状态保持功率门控(SRPG)单元。
背景技术
为了降低功率消耗,某些器件可以在不活动时被置为低功率模式。有些电路可以在不使用时通过关闭该电路的电源并将该电路置为省电模式来使其不活动。关闭电源能够降低泄漏电流,从而导致器件的功率消耗总体降低。
对于某些电路,可能有必要在构件被停用时保留逻辑值。状态保持功率门控(SRPG)描述了这样一种配置,在该配置中于停用期内对电路的构件的一个子集保持供电,以便保持或保留电路的逻辑状态,而剩余的构件被断电。
发明内容
在一种实施例中,本发明是包含状态保持功率门控(SRPG)单元的器件,其中SRPG单元包括保持构件和非保持构件。SRPG单元可至少在运行状态、第一保持状态和第二保持状态下操作。在运行状态中,对保持构件和非保持构件都供电;在第一保持状态中,保持元件以与运行状态基本上相同的电源电压供电,并且非保持构件被断电;以及在第二保持状态中,保持构件以比运行状态低的电源电压供电,并且非保持构件将被断电。
在另一种实施例中,本发明包括具有功率管理模块的器件,其中该功率管理模块包括:状态控制寄存器和计数器,并且该器件被布置用于接收保持指令以进入保持状态,响应于该保持指令而发送功率门控信号,使得所门控的电源电压关闭,发送下降触发信号(Down Trigger),使得非门控的电源电压从第一值下降至第二值,第二值小于第一值,下降触发信号在功率门控信号之后发送,在发送功率门控信号与发送下降触发信号之间的延迟受计数器所控制。
附图说明
本发明更多的细节、方面和实施例将参照附图仅通过示例的方式来描述。在附图中,相同的参考数字被用来标识相同的或功能相似的元件。附图中的元件仅出于简单和清晰的目的而示出,而不一定按比例绘制。
图1是根据本发明的实施例的集成电路的示意性框图;
图2是根据本发明的实施例的SRPG单元的示意性电路图;
图3是示出图2的电路的信号的时序图;
图4是示出根据本发明的实施例的电路的不同状态的电压值(VDD)相对于时间的曲线图;以及
图5是根据本发明的实施例用于降低具有SRPG单元的电路的功率的方法的流程图。
具体实施方式
本发明所示出的实施例大多可以使用本领域技术人员已知的电子构件及电路来实现,因此,为了理解和领会本发明的基本概念并且为了不混淆或分散本发明的教导,除了如同以上所说明的认为必要的细节之外,将不再进行更多的解释。
现在参照图1,图中示出了根据本发明的实施例的集成电路或器件100的示意性框图。在该示例中,CPU110经由内部总线115与功率管理模块120通信。功率管理模块120可以包括计数器或延迟单元125和寄存器127。功率管理模块120被布置用以向电压供给模块130提供控制信号。控制信号可以包括功率门控信号(pgb)121、下降触发信号122和上升触发信号(Rise Trigger)123。
电源模块130被布置用以接收来自电源的功率,并且可以包括电压检测器132、温度传感器135或修整寄存器(trim register)137中的一个或多个。修整寄存器137可以包括静态修整寄存器137a和动态修整寄存器137b。电源模块130可以被布置用以向SRPG单元140提供电源电压VDD和VDD gated。
图2示出了SRPG单元140的示例。SRPG单元包括多个反相器和时控传输门143。但是,同样能够使用例如利用了其他构件的其他SRPG单元。
本示例的SRPG单元140是SRPG触发器,包括两个锁存器。SRPG单元140还包括用于基于时钟信号ck和功率门控信号121而产生功率门控时钟信号CPN及其逆信号(inverse)CPI的电路。
SRPG单元包括两组构件;第一组构件141中的每个构件接收来自电源模块130的VDD gated,而第二组构件142中的每个构件接收来自电源模块130的VDD。在某些示例中,第二组构件是必须的且足以将SRPG单元的逻辑值保留在保持状态中的一组构件。
图3示出了根据一个示例的信号的时序图。在t1处,系统处于上电(Power On)模式,并且所有信号均为低。在t2处,系统进入运行(RUN)状态,并且VDD和VDD Gated上升至第一电压电平,以及功率门控信号(pgb)121变为高电平。第一电压电平的值可以是例如1.2V,持续90nm的过程。
在t3处,通过从CPU到功率管理模块120的保持命令使系统进入保持状态。在t4处,功率管理模块将功率门控信号121改变为低电平。在t5处,响应于功率门控信号121,电源模块130关断VDD Gated,从而使第一组构件141断电。SRPG单元140的逻辑状态由第二组构件142中的构件来保持,该第二组构件142在t5处继续接收功率。第二组构件142可以称为保持构件,而第一组构件141可以称为非保持构件。
在时刻t5处,功率管理模块120向电源模块130发送下降触发信号122。计数器或延迟单元125可以确定下降触发信号生成的定时。在某些示例中,计数器或延迟单元125可以确定在进入保持状态之后是否已经过去了预定时段,并且下降触发信号122可以在确定已经经过了预定时段时发送。这允许在保持时段开始与下降触发信号发送之间提供延迟,并且可以提高保持SRPG单元140的逻辑状态的可靠性。该延迟可以是例如几微秒的量级。在某些示例中,该延迟可以是预设的。在某些示例中,可以对该延迟进行编程(例如,由用户)。
在t6处,响应于接收到下降触发信号122,电源模块130将供应给第二组构件的VDD的值从第一电压电平降低至第二电压。第二电压电平小于第一电压电平,但却足以将SRPG单元的逻辑状态保留在保持状态中。在保持(不活动)状态中,SRPG单元140在保持状态下是静态的,因而存在用以在不损失SRPG单元所存储的逻辑状态的情况下降低VDD(非门控电压)的裕量(headroom)。
在时刻t7处,响应于接收到唤醒命令,功率管理模块120向电源模块130发送上升触发信号123。在时刻t8处,响应于上升触发信号123,电源模块使VDD自第二电压电平上升至第一电平。因而,第二组构件可以接收与它们在正常运行状态下接收到的电压相同的电源电压。
在时刻t9处,当电源模块130确定VDD已经达到第一电平(例如,基于电压检测器132的确定)时,电源模块130接通VDD gated使其处于第一电压电平,从而向第一组构件供应电平与它们在正常运行状态下接收到的电压电平相同的电压。
在t10处,当VDD和VDD gated两者均处于第一电压电平时,功率门控信号121被设置为高值,并且系统从保持状态返回至运行状态。
在保持状态期间,第二构件(其可以对应于例如从锁存器的构件)保留SRPG单元在紧挨在进入保持状态之前的运行状态下所具有的逻辑值。在退出保持状态并进入运行状态时,第二构件所保留的逻辑值可以整体恢复至SRPG单元。
关于时序的上述说明,应当指出的是:电压和逻辑信号的转变并非是瞬时的,因而在转变发生所耗费的时间方面,对时序的某些引用可以是近似的。
表1示出了图3所示的系统状态以及VDD和VDD gated的值。该表格包括第一保持状态,在第一保持状态中,VDD gated被关断,而VDD处于第一电平。还包括第二保持状态,用以描述VDD处于第二电平并且VDD Gated被关断的状态。注意,在时间t3和t5之间以及在时间t9和t10之间,系统处于保持状态,但既不是处于第一保持状态也不是处于第二保持状态。因而,第一和第二保持状态并不一定占用系统处于保持状态的整个时段(保持时段)。
状态 | 时间 | VDD | VDD gated |
运行 | t2-t3 | 第一电平 | 第一电平 |
第一保持 | t5-t6 | 第一电平 | 关断 |
第二保持 | t6-t8 | 第二电平 | 关断 |
第一保持 | t8-t9 | 第一电平 | 关断 |
运行 | t10- | 第一电平 | 第一电平 |
表1
通过在第二保持状态中降低VDD,第二组构件142中的泄漏电流相对于第一保持状态得以降低,并且能够达到省电的目的。
图4示出了不同状态下的VDD的值的示例。在运行和第一保持状态中,VDD处于第一电平。第一电平可以称为VDD Run。在第二保持状态中,VDD处于第二电平,该第二电平可以称为VDD Retention。第一和第二电压电平之差称为电压裕量,或者VDD保持裕量。该裕量可以是过程、电压和/或温度相关的。在某些示例中,裕量可以是大约300mV。也就是说,第二电平比第一电平小300mV。
VDD保持裕量可以由电源模块130的修整寄存器137来控制。在具有静态修整寄存器137a的示例中,可以使用静态裕量来进行例如过程调整。在某些示例中,静态修整寄存器可以存储指示静态裕量的工厂设定的修整值。工厂设定的修整值可以基于同一制造批次的晶片测试。静态裕量修整或控制能够在器件的工厂测试阶段期间(例如,在向最终用户或消费者发货之前)执行。
可接受的裕量可以是电压和/或温度相关的。在此,“可接受的”可以与不会使SRPG单元的逻辑值有丢失的危险的最大裕量(或最小的第二电压电平)相对应。可接受的裕量可以考虑到例如由生产过程以及电压和/或温度的不确定性引起的设计余量变化。裕量电压可以取决于嵌入于器件内的SRPG单元的总数。在某些示例中,SRPG单元的数量可以在统计上影响裕量电压的平均值和标准偏差。
裕量可以动态地控制(例如,在器件于专用的客户环境中的功能操作模式期间),例如用以响应于器件操作温度的变化而调整预置的静态裕量电压。静态裕量电压可以响应于例如器件操作温度的上升而降低。在某些示例中,器件操作温度可以使用芯片上的温度传感器135来确定。动态控制(例如,用以针对温度变化而调整)可以使用与例如温度传感器135耦接的动态修整寄存器137b来实现。
算法或查找表可以被用来确定动态修整寄存器的值和/或其对裕量电压的作用。当使用算法时,算法可以在例如硬件逻辑或固件中提供。算法可以包括用于动态修整的可编程的滞后控制,以避免由间歇性随机事件(例如,电压噪声或假信号(glitch))引起的不必要的频繁的裕量电压变化。例如,查找表可以包含存储于动态修整寄存器137b中的温度-裕量电压对的一组值。
在某些示例中,静态修整寄存器控制裕量使其为300mV。在某些示例中,静态修整寄存器控制裕量使其为300mV至400mV之间的值(含300mV和400mV)。动态修整寄存器可以使裕量电压增加或减少较小的值,例如,50mV。在一种实施例中,范围为300mV-400mV的裕量能够通过插入具有相对于正常的完全VDD电平的MOSFET阈值电压降的电压箝位器件来生成。
大体而言,修整寄存器137是裕量电压控制器的示例。裕量电压控制器可以包括静态控制器(例如,静态修整寄存器137a)和/或裕量控制器可以包括动态控制器(例如,动态修整寄存器137b)。裕量电压控制器可以包括非易失性存储器,例如,闪存或ROM。静态裕量电压控制器或动态裕量电压控制器可以包括非易失性存储器,例如,闪存或ROM。熔丝可以被用作静态裕量控制器。
在某些示例中,功率管理模块120受CPU110所控制。功率管理模块可以通过基于寄存器和/或基于指令的方法来控制。
根据基于寄存器的控制方法,CPU110可以在功率管理模块120的寄存器中设置保持位。这对应于CPU110向功率管理模块120发送命令以使系统处于保持状态。当预定的中断发生时,CPU110在功率管理模块120中设置唤醒位,对应于唤醒命令。系统然后在VDD返回至第一电平时重新进入运行状态。在某些示例中,预定的中断可以是外部唤醒源,例如,复位、不可屏蔽的中断等。
在基于寄存器的控制的某些示例中,CPU可以设置功率管理模块120中的低功率操作寄存器的位字段。低功率操作寄存器确定系统将于何时及以何种方式进入保持状态。例如,在蜂窝式基站中,可以在非高峰时段内(例如,在基站所覆盖的地区的深夜和清晨)使多个网络通信芯片进入低功率模式(保持状态)。
根据基于指令的控制方法,CPU110执行用以使得芯片直接进入保持状态的保持指令。当预定的中断发生时,CPU110执行唤醒指令,并且系统在VDD已返回至第一电平时重新进入运行状态。这可以允许通过用户应用模式指令(其可以是软件相关的)来控制保持模式的进入和退出。例如,系统可以在“节能”指令执行时直接进入保持状态。
图5示出了根据一个示例的方法500。方法500在505开始,并且在510处,系统上电。在515处,确定CPU110是否已经执行了保持指令。如果保持指令已经执行,则方法前进至530。否则,方法前进至520,并且功率管理模块120进入运行状态。在525处,保持位被设置,并且方法前进至530。
在530处,功率管理模块120进入保持状态。在540处,功率管理模块120开启计数器125。在545处,确定唤醒中断是否已经发生(例如,唤醒指令已经执行,唤醒位已经设置,或者外部唤醒源已经断言)。如果确定的结果为是,则方法移至570。如果在步骤545处确定为否,则方法移至步骤550。
在550处,生成并发送功率门控信号121,并且在计数器所确定的延迟之后,还生成并发送下降触发信号122。在555处,功率管理模块进入VDD下降状态,系统处于第二保持状态。
在560处,确定唤醒中断是否已经发生(例如,唤醒指令已经执行,唤醒位已经设置,或者外部唤醒源已经断言)。如果确定为否定,则方法返回至555,并且系统保持于第二保持状态。如果确定为肯定,则方法移至565。
在565处,功率管理模块120生成并发送上升触发信号,并且功率管理模块120进入VDD上升状态。VDD上升至第一电平,并且在确定VDD处于第一电平时,接通VDD Gated。
在570处,确定VDD和VDD Gated已经达到第一电平,然后方法移至520,并且功率管理模块120进入运行状态。
因而,在一种实施例中,本发明提供了一种控制SRPG单元的方法,包括:在运行状态下,在第一模式中,向SRPG单元的第一组构件和第二组构件供应处于第一电平的电源电压;从运行状态转变至第一保持状态;在第一保持状态中,向第二组构件供应处于第一电平的电源电压,但不向第一组构件供应电源电压;从第一保持状态转变至第二保持状态;以及在第二保持状态中,向第二组构件供应处于第二电平的电源电压,但不向第一组构件供应电源电压,其中第二电平低于第一电平。在一种实施例中,该方法包括从第二保持状态转变至第一保持状态,以及从第一保持状态转变至运行状态。从第二保持状态到第一保持状态的转变响应于保持位的设置。从第二保持状态到第一保持状态的转变响应于执行保持唤醒指令。该方法还可以包括在从第二保持状态转变至第一保持状态之后,确定对第二组构件的电源电压已经达到第一电平,其中从第二保持状态到第一保持状态的转变响应于确定出对第二组构件的电源电压已经达到第一电平。该方法还可以包括设置保持位,其中从运行状态到第一保持状态的转变响应于保持位的设置。该方法还可以包括在转变至第一保持状态之后检查保持位,其中从第一保持状态到第二保持状态的转变响应于该检查确认保持位仍然被设置,并且满足用于生成下降触发信号的计数器的预定的时序条件。该方法还可以包括执行保持指令,其中从运行状态到第一保持状态的转变响应于执行保持指令。该方法还可以包括在转变至第一保持状态之后且在转变至第二保持状态之前执行唤醒指令,以及响应于唤醒指令,从第一保持状态转变至运行状态。该方法还可以包括提供在从运行状态到第一保持状态的转变与从第一转变状态到第二转变状态的转变之间的延迟。该方法还可以包括:在第二保持状态中,在从第一保持状态转变至第二保持状态之后,维持裕量电压,第二电平基于该裕量电压,其中裕量电压基于在SRPG单元在运行状态下操作期间可访问的动态修整寄存器。
在上述说明中,对“系统”的引用可以指示单一芯片、SoC(片上系统)或者包括SRPG单元的某些其他构件集合。在此与CPU110相关的功能能够由一个或多个另选的处理器件执行。例如,CPU110可以替换为微控制器。在上述说明中,本发明已经参照本发明的实施例的具体示例进行了描述。但是,显而易见的是,在不脱离所附的权利要求书所阐明的本发明的较宽泛的精神和范围的情况下可以在其中进行各种修改和改变。
在此所讨论的连接可以是适用于使信号从各个节点、单元或器件传输或传输至各个节点、单元或器件的任何类型的连接,例如,经由中间器件。因此,除非另有暗示或声明,否则连接可以是例如直接连接或间接连接。连接可以参照作为单个连接、多个连接、单向连接或双向连接的情形来说明或描述。但是,不同的实施例可以改变连接的实现方式。例如,可以使用分离的单向连接,而不是双向连接,反之亦然。同样,多个连接可以替换为串行地或者按照时间复用的方式传输多个信号的单个连接。同样地,传送多个信号的单个连接可以划分成传送这些信号的子集的各种不同连接。因此,在传输信号方面存在着许多可选项。
虽然具体的导电类型或电位极性已经在示例中进行了描述,但是应当理解,导电类型和电位极性是可以反转的。在此所描述的每个信号都可以被设计为正逻辑或负逻辑。在负逻辑信号的情形中,信号为低电平有效,其中逻辑真状态对应于逻辑电平0。在正逻辑信号的情形中,信号为高电平有效,其中逻辑真状态对应于逻辑电平1。注意,在此所描述的任意信号都能够被设计为负逻辑信号或正逻辑信号。因此,在另选的实施例中,被描述为正逻辑信号的那些信号可以被实现为负逻辑信号,而被描述为负逻辑信号的那些信号可以被实现为正逻辑信号。
此外,本文在提及信号、状态位或类似装置分别表示为其逻辑真或逻辑假的状态时使用术语“断言”或“设置”和“否定”(或者“取消断言”或“清零”)。如果逻辑真状态是逻辑电平1,则逻辑假状态为逻辑电平0。而如果逻辑真状态为逻辑电平0,则逻辑假状态为逻辑电平1。
本领域技术人员应当意识到在逻辑块之间的边界仅仅是说明性的,并且另选的实施例可以合并逻辑块或电路元件或者将对功能的另选分解应用于各个逻辑块或电路元件上。因而,应当理解,本文所描绘的体系架构仅仅是示例性的,并且实际上许多实现相同功能的其他体系架构都能够被实现。
用于实现相同功能的任意构件配置都是有效地相关的,使得所描述的功能得以实现。因此,在此结合以实现特定功能的任意两个构件都能够被看作是彼此“关联的”,使得所描述的功能得以实现,而与体系架构或中间构件无关。同样地,这样关联的任意两个构件都同样能够被看作是彼此“在操作上连接的”或者“在操作上耦接的”,从而实现所期望的功能。
此外,本领域技术人员应当意识到,在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作,单个操作可以分布于附加的操作中,并且操作可以在时间上至少部分重叠地执行。而且,另选的实施例可以包括特定操作的多个实例,并且在其他各种实施例中可以改变操作顺序。但是,其它的修改、变化和替换同样是可能的。因此,本说明书和附图应当被看作是说明性的,而非限制性的。
在权利要求书中,置于括号之间的任何参考符号都不应被解释为对权利要求的限定。词语“包括”并不排除权利要求所列出的那些元件或步骤之外的其他元件或步骤的存在。而且,本文所用的词语“一(a)”或“一个(an)”被定义为一个或多个。同样,诸如“至少一个”和“一个或多个”之类的引导性短语在权利要求书中的使用不应被解释为暗示着:通过不定冠词“一(a)”或“一个(an)”对另一个权利要求要素的引导将含有这样引导的权利要求要素的任意特定的权利要求限定于仅含有一个这样的要素的发明,即使是同一权利要求包含有介绍性短语“一个或多个”或“至少一个”以及不定冠词(例如,“一(a)”或“一个(an)”)也是如此。对于定冠词的使用同样如此。除非另有说明,诸如“第一”和“第二”之类的词语被用来任意地区分此类词语所描述的元件。因而,这些词语并不一定是要指示此类要素的时间先后或其他次序。某些措施在不同的权利要求中陈述的事实并不表示这些措施的组合无法有利地使用。
Claims (8)
1.一种包括状态保持功率门控SRPG单元的器件,所述SRPG单元包括:
至少一个保持构件;以及
至少一个非保持构件,其中
所述SRPG单元至少可在运行状态、第一保持状态及第二保持状态中操作,
在所述运行状态中,所述至少一个保持构件和所述至少一个非保持构件将要被供电,
在所述第一保持状态中,所述至少一个保持构件将以与所述运行状态基本上相同的电源电压供电,而所述至少一个非保持构件将被断电,以及
在所述第二保持状态中,所述至少一个保持构件将以比所述运行状态低的电源电压供电,而所述至少一个非保持构件将被断电;
其中在所述运行状态与所述第一保持状态之间的转变,或者在所述第一保持状态与所述第二保持状态之间的转变基于功率管理策略,所述功率管理策略包括:
基于指令的策略,以及
基于寄存器的策略,其中
所述基于指令的策略包括直接响应于来自中央处理单元CPU的指令而转变状态;以及
所述基于寄存器的策略包括基于存储于寄存器内的值而转变状态。
2.根据权利要求1所述的器件,其中所述器件被布置用于:
从所述运行状态转变至所述第一保持状态,并随后从所述第一保持状态转变至所述第二保持状态,和/或
从所述第二保持状态转变至所述第一保持状态,并随后从所述第一保持状态转变至所述运行状态。
3.根据权利要求1所述的器件,其中所述器件包括控制器,用以设置裕量电压及控制较低的电源电压,使得在较低的电源电压与所述运行状态中的所述电源电压之间的差值等于或小于所述裕量电压。
4.根据权利要求3所述的器件,其中所述控制器被布置使得所述裕量电压基于以下的至少一个:
由所述器件的生产变化所导致的在所述器件与其他器件之间的器件属性的变化,
在所述第一保持状态和所述第二保持状态中的所述电源电压的误差及变化,
来自温度传感器的信息,
嵌入于所述器件内的所述SRPG单元的总数。
5.根据权利要求3所述的器件,其中所述控制器包括用于控制所述裕量电压的静态控制器和可变控制器,其中所述静态控制器将所述裕量电压设置于固定值,而所述可变控制器动态地修改由所述静态控制器设置的所述裕量电压的值。
6.根据权利要求3所述的器件,其中所述控制器包括静态修整寄存器、可变修整寄存器、非易失性存储器或熔丝中的至少一个,用于控制所述裕量电压。
7.一种至少包括功率管理模块的器件,所述功率管理模块包括:
静态控制寄存器,以及
计数器,其中所述器件被布置用于:
接收保持指令以进入保持状态,
响应于所述保持指令而发送功率门控信号,以使得所门控的电源电压被关断,
发送下降触发信号以使得非门控的电源电压从第一值下降至第二值,所述第二值小于所述第一值,所述下降触发信号在所述功率门控信号之后被发送,在发送所述功率门控信号与发送所述下降触发信号之间的延迟被所述计数器控制。
8.根据权利要求7所述的器件,还包括电压供给模块,
所述电压供给模块被布置用以接收所述功率门控信号和下降触发信号信号,并且响应于接收自所述功率管理模块的信号而供给门控的电源电压和非门控的电源电压,其中
所述功率管理模块被布置用于:
接收唤醒指令以结束所述保持状态,以及
响应于所述唤醒指令而向所述电压供给模块发送上升触发信号,并且其中
所述电压供给模块被布置用于:
接收所述上升触发信号,并且作为响应,使得所述非门控的电源电压上升至所述第一值,以及
响应于确定出所述非门控的电源电压已经达到所述第一值而接通所述门控的电源电压。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310113519.6A CN104104360B (zh) | 2013-04-03 | 2013-04-03 | 低功率srpg单元 |
US14/191,379 US9007112B2 (en) | 2013-04-03 | 2014-02-26 | Low power SRPG cell |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310113519.6A CN104104360B (zh) | 2013-04-03 | 2013-04-03 | 低功率srpg单元 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104104360A CN104104360A (zh) | 2014-10-15 |
CN104104360B true CN104104360B (zh) | 2018-06-08 |
Family
ID=51654016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310113519.6A Active CN104104360B (zh) | 2013-04-03 | 2013-04-03 | 低功率srpg单元 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9007112B2 (zh) |
CN (1) | CN104104360B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104104360B (zh) * | 2013-04-03 | 2018-06-08 | 恩智浦美国有限公司 | 低功率srpg单元 |
US9673787B2 (en) * | 2015-09-22 | 2017-06-06 | Qualcomm Incorporated | Power multiplexing with flip-flops |
CN107248853A (zh) * | 2017-06-12 | 2017-10-13 | 苏州无离信息技术有限公司 | 新型小面积时钟独立srpg电路系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6034569A (en) * | 1998-06-11 | 2000-03-07 | Capella Microsystems, Inc. | Amplifier offset cancellation system |
TW512413B (en) * | 2000-09-29 | 2002-12-01 | Microchip Tech Inc | Auto-calibration circuit to minimize input offset voltage in an integrated circuit analog input device |
US7768331B1 (en) * | 2007-01-30 | 2010-08-03 | Marvell International Ltd. | State-retentive master-slave flip flop to reduce standby leakage current |
CN102187571A (zh) * | 2008-10-27 | 2011-09-14 | 密克罗奇普技术公司 | 混合信号集成电路装置中的模拟电路的自我自动校准 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7088197B2 (en) * | 2004-12-02 | 2006-08-08 | Bae Systems Information And Electronic Systems Integration Inc. | Adaptive power controller digital interface |
US7123068B1 (en) * | 2005-04-01 | 2006-10-17 | Freescale Semiconductor, Inc. | Flip-flop circuit having low power data retention |
US7164301B2 (en) * | 2005-05-10 | 2007-01-16 | Freescale Semiconductor, Inc | State retention power gating latch circuit |
US8289060B2 (en) * | 2007-06-22 | 2012-10-16 | Freescale Semiconductor, Inc. | Pulsed state retention power gating flip-flop |
US7791389B2 (en) * | 2008-01-30 | 2010-09-07 | Freescale Semiconductor, Inc. | State retaining power gated latch and method therefor |
US8076965B2 (en) * | 2008-04-10 | 2011-12-13 | Broadcom Corporation | Low leakage data retention flip flop |
US7683697B2 (en) * | 2008-05-30 | 2010-03-23 | Freescale Semiconductor, Inc. | Circuitry and method for buffering a power mode control signal |
US9081063B2 (en) * | 2010-11-22 | 2015-07-14 | Texas Instruments Incorporated | On-chip IR drop detectors for functional and test mode scenarios, circuits, processes and systems |
US9385611B2 (en) * | 2012-04-27 | 2016-07-05 | Hewlett-Packard Development Company, L.P. | Power adapter having programmable gain compensation trim |
US8604853B1 (en) * | 2012-05-25 | 2013-12-10 | Freescale Semiconductor, Inc. | State retention supply voltage distribution using clock network shielding |
CN104104360B (zh) * | 2013-04-03 | 2018-06-08 | 恩智浦美国有限公司 | 低功率srpg单元 |
-
2013
- 2013-04-03 CN CN201310113519.6A patent/CN104104360B/zh active Active
-
2014
- 2014-02-26 US US14/191,379 patent/US9007112B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6034569A (en) * | 1998-06-11 | 2000-03-07 | Capella Microsystems, Inc. | Amplifier offset cancellation system |
TW512413B (en) * | 2000-09-29 | 2002-12-01 | Microchip Tech Inc | Auto-calibration circuit to minimize input offset voltage in an integrated circuit analog input device |
US7768331B1 (en) * | 2007-01-30 | 2010-08-03 | Marvell International Ltd. | State-retentive master-slave flip flop to reduce standby leakage current |
CN102187571A (zh) * | 2008-10-27 | 2011-09-14 | 密克罗奇普技术公司 | 混合信号集成电路装置中的模拟电路的自我自动校准 |
Also Published As
Publication number | Publication date |
---|---|
CN104104360A (zh) | 2014-10-15 |
US9007112B2 (en) | 2015-04-14 |
US20140300396A1 (en) | 2014-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7183825B2 (en) | State retention within a data processing system | |
TWI234270B (en) | Semiconductor integrated circuit having controllable internal supply voltage | |
US7979724B2 (en) | System and method for dynamically managing power consumption of integrated circuitry | |
US20130015904A1 (en) | Power gating control module, integrated circuit device, signal processing system, electronic device, and method therefor | |
US7181188B2 (en) | Method and apparatus for entering a low power mode | |
US20050218943A1 (en) | State retention within a data processing system | |
CN107003707B (zh) | 具有用于逻辑和存储器的独立功率域和拆分式电源轨的集成系统 | |
US9411714B2 (en) | Finite state machine for system management | |
EP2580657B1 (en) | Information processing device and method | |
US20130124890A1 (en) | Multi-core processor and method of power management of a multi-core processor | |
CN104104360B (zh) | 低功率srpg单元 | |
CN108108797A (zh) | 一种低功耗电路生成系统 | |
US20150193357A1 (en) | Control of semiconductor devices | |
EP3189441A1 (en) | Frequency and power management | |
US10732697B2 (en) | Voltage rail coupling sequencing based on upstream voltage rail coupling status | |
CN116700412A (zh) | 低功耗系统、微控制器、芯片及控制方法 | |
US20140095911A1 (en) | Controlling Power Consumption By Power Management Link | |
WO2021078261A1 (zh) | 一种供电控制方法、系统及设备 | |
CN219574672U (zh) | 低功耗系统、微控制器及芯片 | |
US20150220128A1 (en) | Method and Apparatus for Use in a Data Processing System | |
CN206133459U (zh) | 降低mcu芯片待机功耗的系统 | |
CN112944565A (zh) | 室外机唤醒方法、装置以及多联机空调系统 | |
CN210639586U (zh) | 一种服务器节能放电辅助电路、服务器主板及服务器 | |
CN219018791U (zh) | 一种按键检测和电平检测的分时复用电路 | |
Segrera | Software considerations for energy harvesting Wireless Sensor Networks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: Texas in the United States Applicant after: NXP America Co Ltd Address before: Texas in the United States Applicant before: Fisical Semiconductor Inc. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |