CN108108797A - 一种低功耗电路生成系统 - Google Patents

Abstract

本发明公开了一种用于低功耗电路的设计方法及系统，包括时钟管理电路、频率自适应电路、电压检测电路、过流检测电路、低功耗系统控制电路。其中时钟管理电路用于整个系统时钟选择、时钟门控、时钟分频、时钟生成、时钟使用等；频率自适应电路用于实时动态平衡系统的功耗，能实时检测当前系统非接触电压或接触电流报警信号，若当前场景下系统负载能力大于驱动能力，硬件采到电压或电流报警信号，则通过动态调整时钟频率来实现功耗平衡。在电池供电便携式设备和无源芯片类（非接触卡）领域，功耗意味着电池寿命和工作距离。因此该种低功耗电路的设计方法及系统对设计一款高安全的低功耗芯片，保证芯片可靠性和兼容性，解决芯片低功耗问题具有重要意义。

Description

一种低功耗电路生成系统

技术领域

本发明涉及低功耗电路设计领域，其可适用于非接触卡、双界面卡、接触卡、安全芯片、支付终端、指纹芯片等各个领域。

背景技术

信息产业是当今世界经济发展中最快和最富活力的新兴产业，随着信息技术的快速发展和信息产品的快速普及应用，特别是金融银行卡、居民健康卡、金融社保卡、居住证、电子护照、支付类芯片的问世，芯片功耗问题越来越引起重视。对于电池供电便携式设备和无源芯片类（非接触卡）来说，功耗则意味着电池寿命和工作距离。

随着集成电路快速发展，芯片的集成度越来越高，规模甚至达到百万、千万门级，最顶级芯片总功耗可接近上百瓦，单位面积功耗和局部热点功耗很大，这就产生了芯片封装成本、电源成本、稳定性等问题。如何设计一款高安全的低功耗芯片，直接决定芯片使用过程中的可靠性和兼容性，因此芯片低功耗问题成为芯片厂商关注的焦点。

如何设计一款低功耗的芯片，主要取决于芯片的静态功耗和动态功耗。其中静态功耗主要是指逻辑门开关不活动情况下功耗消耗，主要由泄露电流造成，随工艺和温度变化而变化；动态功耗主要是指逻辑门开关活动时的功耗消耗，主要由电路信号变换时造成的瞬态开路电流和负载电流叠加而成。低功耗电路可以从系统级、RTL级、门级等角度考虑和优化，越在高层次进行功耗优化效果越明显。

如图1所示，为传统的非低功耗电路生成系统示意图。该电路实现方法有以下几种：

方法1：等占空比时钟分频法：将OSC、PLL等时钟源等占空比分为2、4、8、16、32等分频，分频时钟作为生成时钟的可选时钟源；

优点：1) 分频方式简单；2) 分频类型较少；

缺点：1) 若时钟源较多，分频时钟也多，时钟树功耗较大；2) 分频不够精细，无法任意整数N分频或1~2之间的小数分频；3) 等占空比分频灵活度不够，无法保证时钟频率线性变化。

方法2：先分频、后门控方式：先各时钟源进行时钟分频、后对各分频时钟选择、时钟门控、时钟生成；

优点：分频方式简单；

缺点：时钟源与时钟门控之间组合路径长，存在时钟树功耗浪费。

方法3：软件时钟门控方式：软件配置门控寄存器控制模块的时钟开启或关闭；

优点：软件操作简单、方便；

缺点：1) 存在功耗叠加风险；2) 门控范围受限、不够灵活。

方法4：有源应用场景：芯片工作的时钟频率固定，无法自动调节功能，全速运行时无法满足不同电压等级的功耗要求；

优点：实现起来简单；

缺点：1) 易发热发烫；2) 比较浪费电池；3) 工作场景受限。

方法5：无源应用场景：芯片工作的时钟频率固定，无法自动调节功能，全速运行时无法满足卡机在不同距离的适应性，不同卡机兼容性也比较差；

优点：实现起来简单；

缺点：1) 易发热发烫；2) 兼容性差；3) 适应性差。

传统的电路生成系统方案采用的低功耗技术比较少，或者说低功耗设计方案不够优化，导致芯片平均功耗较大，从而芯片易产生过度发热、发烫、工作稳定性等问题。某些电路的功耗平衡化处理不够优化，导致芯片在某些期间出现峰值功耗，从而影响了无源芯片的卡机兼容性问题。某些工作场景平均功耗比较大，从而导致有源芯片无法满足某些电压等级的功耗要求，这些都严重制约了芯片的适用性与易用性。

发明内容

本发明的目的在于提供一种低功耗电路生成系统，该低功耗电路生成系统可极大地降低芯片的平均功耗，且使芯片功耗分布更加均匀化，解决了上述芯片过度发热问题、可靠性问题、非接触芯片的兼容性问题、以及接触芯片的适用性问题。

为了解决上述技术问题，本发明所采用的技术方案是：

一种低功耗电路生成系统，包括时钟管理电路、频率自适应电路、电压检测电路、过流检测电路、低功耗系统控制电路，其中，所述时钟管理电路外接时钟源，相互连接频率自适应电路和低功耗系统控制电路，用于整个系统的时钟选择、时钟门控、时钟分频、时钟生成、时钟使用等功能；

所述频率自适应电路相互连接时钟管理电路、过流检测电路、电压检测电路和低功耗系统控制电路，外接子系统，用于实时接收非接触界面的当前电压值和接触界面的当前电流值，并检测非接触电压报警信号或接触电流报警信号，通过动态调整时钟频率来实现功耗平衡；

所述过流检测电路相互连接频率自适应电路，用于检测接触界面的当前电流值，并将当前电流值传送给频率自适应电路；

所述电压检测电路相互连接频率自适应电路，用于检测非接触界面的当前电压值，并将当前电压值传送给频率自适应电路；

所述低功耗系统控制电路相互连接时钟管理电路和频率自适应电路，外接时钟源和子系统，用于智能控制时钟管理电路和频率自适应电路，降低和平衡整个系统功耗。

优选地，所述时钟管理电路采用非等占空比分频方法，软件配置1~N任意分频，软件若配置为N分频，硬件则门控掉(N-1)个时钟脉冲实现时钟N分频。

优选地，所述时钟管理电路配置为(N+1)/N分频方法，实现0~1之间任意小数分频。

优选地，所述时钟管理电路采用先时钟门控、后时钟分频方法。

优选地，所述频率自适应电路的报警信号，通过一级或两级同步锁存方式来报警，保证系统降频的及时性。

优选地，所述频率自适应电路的报警电压或电流有效期间设定1~N分频或者(N+1)/N分频。

优选地，所述频率自适应电路的频率自适应具备一键使能功能和自由运行特性。

优选地，所述电压检测电路设定不同档位报警电压值，同一个档位值通过TRIM微调报警范围。

优选地，所述过流检测电路配置不同电流档位，通过TRIM位来进行调整电流档位，以保证不同卡片间一致性。

优选地，所述低功耗系统控制电路中，时钟门控采用软硬相结合的方案，软件时钟门控在上层时钟模块集中管理，硬件智能门控在下层模块实现。

优选地，所述低功耗系统控制电路具备存储控制低功耗处理功能。

优选地，所述低功耗系统控制电路具备功耗错峰处理功能。

优选地，所述低功耗系统控制电路具备浅休眠和深休眠两种功耗模式。

优选地，所述低功耗系统控制电路具备低功耗存储系统，能够定制化设计低功耗存储器，保证存储器读、写、擦功耗在可控功耗范围内。

本发明低功耗电路生成系统的有益效果是，该低功耗电路生成系统结合芯片的各种低功耗方案，包含但不局限于工艺优化、多电压域、电源关断、多电压阈值等方案，对降低系统功耗有很大帮助，能够极大地减小芯片的平均功耗、显著提升芯片可靠性和适用性、提高非接触卡片的兼容性，对低功耗芯片的设计与开发具有积极的指导意义。

下面结合附图和具体实施方式对本发明作进一步说明。

附图说明

图 1 是现有的非低功耗电路生成系统结构图。

图 2 是本发明的低功耗电路生成系统结构图。

图 3 是本发明具体实施的非等占空比时钟生成电路图。

图 4 是本发明具体实施的等占空比与非等占空比分频对比电路图。

图 5 是本发明具体实施的功耗平衡化对比图。

图 6 是本发明具体实施的频率自适应电路时序图。

图 7 是本发明具体实施低功耗控制电路的功耗错峰防叠加示意图。

具体实施方式

为了便于本领域技术人员的理解，下面结合附图对本发明做进一步描述，但不能用来限制本发明的保护范围。

如图2所示，为本发明的低功耗电路生成系统结构图。首先，时钟管理电路包含时钟选择、时钟门控、时钟分频等功能。其中，时钟选择可参数化设定时钟源，根据实际情况参数化设定，为方便理解，以8路时钟源为例的非等占空比分频方式。其中，时钟门控在时钟源近端进行时钟门控，保证未被选择的时钟源处于关闭状态，防止不必要的时钟树功耗损耗，具体门控电路可以采用非等占空比时钟生成电路来实现，如图3所示，为本发明具体实施的非等占空比时钟生成电路图。

传统时钟分频方式采用等占空比分频方式，等占空比只能整数分频为2、4、8、16分频，且若时钟源为8路，最终时钟源将产生32路时钟源。一方面，该时钟分频方式不够精细化，另一方面，一路生成时钟的时钟源32路，N路时钟生成可能用到时钟源更多，最终整个系统时钟树功耗会比较大，本电路系统中废弃了传统的等占空比的分频方式。

如图4所示，为等占空比分频与非等占空比分频对比电路图。本发明采用非等占空比时钟分频方式，该分频方式可实现1~N的任意整数分频，也可实现(N+1)/N的小数分频，N是整数。两种分频方式都通过门控时钟脉冲个数来实现，N分频是门控掉N-1个时钟脉冲来实现，而(N+1)/N分频是每N+1个时钟门控掉1个时钟脉冲来实现。为方便理解，时序图中以N=2示例，分别描述3分频和3/2分频时序图，具体请参看图4所示。

如图5所示，为本发明具体实施的功耗平衡化对比图，包括两个均值功耗对比图，其中图5(a)平均功耗比较小，但均值功耗有波峰；图5(b)均值功耗更大，但均值功耗更加平衡。其中，平均功耗在非接触卡片领域具备积极的意义，在整个工作期间应该保证系统的功耗平衡，系统的平均功耗需要以小于us级别为计算单位的平均功耗，若系统运行期间平均功耗均值很低，但某个时间段有一段峰值功耗，那么卡片交易最大距离是最大峰值期间的工作距离，由此可见，均值功耗更加平衡的系统更好。

如图6所示，为本发明具体实施的频率自适应电路时序图，其中，频率自适应电路时序图中alm_syn是将电压或电流报警信号alm采用下降沿一级锁存后的信号，频率自适应电路主要完成功耗平衡化处理，实现系统功耗的平缓化。频率自适应采用“门控若干时钟脉冲”的方式实现降频(非等占空比)。硬件实现上，内部采用多位计数器，当前计数值大于等于分频因子，或者电压(或电流)报警信号产生消失时，当前计数器被清零，否则，计数器递增计数，也就是说，电压(或电流)报警期间，当前计数值等于分频因子时，产生门控时钟，其它时刻无时钟。

频率自适应电路连接过流检测电路，过流检测电路配置不同电流档位，通过TRIM位来进行调整电流档位，以保证不同卡片间一致性。对于接触界面(有源芯片)应用场景来说，不同电压等级对应不同电流要求，某一电压等级下的电流超过规定值时则产生响应报警信号，芯片通过频率自适应电路对系统负载进行动态调整，以便满足协议要求。以ISO7816协议为例，ISO7816 Class C状态，电流大于4mA则报警；对于ISO7816 Class B状态，电流大于6mA则报警；对于ISO7816 Class A状态，电流大于10mA则报警。

一方面，当模拟电路检测到电压(或电流)达到预警值时，应该快速给出报警信号；另一方面，当产生报警信号时，系统负载应该尽快降低以适应当前的工作场强，否则可能导致系统发生下电操作。报警信号来源于电压或过电流检测电路，报警信号生效后，通过可配的一级或两级同步处理，系统时钟可在0~2个周期内关闭时钟，对防止芯片系统发生掉电操作起到了重要的作用。

对于频率自适应电路的快速响应，本系统的实现方式采用了报警信号一级同步处理的方式，该处理方式可在报警信号发生时快速进行时钟降频处理，且报警信号发生的当前时刻是没有时钟的，N-1个时钟周期之后才会有一个时钟脉冲，则系统时钟能更快地进行降频或关闭操作，保证负载功耗在合理范围内。

如图7所示，为本发明具体实施低功耗控制电路的功耗错峰防叠加示意图，具体为T1~T2期间同时工作的示意图。低功耗系统控制电路是指从系统级低功耗设计角度出发，将一些低功耗设计的思想实现在具体的电路中。低功耗系统控制电路主要有以下几种：智能时钟门控、功耗错峰叠加、低功耗模式等电路。

智能时钟门控电路根据实现方式分为软件时钟门控和硬件智能时钟门控两类。为了保证电路功耗尽可能低，在方案实现上采用了软件、硬件时钟门控相结合的方式。软件时钟门控在上层时钟电路集中管理，默认情况下未使用的从设备处于时钟关闭状态；硬件智能时钟门控在底层从设备电路中实现智能时钟门控，其中，包含单脉冲时钟门控和低功耗时钟门控。

纯软件时钟门控是通过软件开启和关闭电路时钟，这种控制方式特点是当需要执行某些操作时，软件将相应的门控位开启，否则，将对应位清除关闭，保持低功耗模式。其优点是工作时开启时钟，不工作时关闭时钟，减少功耗消耗；其缺点是软件置位相应的门控位带来时钟树功耗的叠加，造成峰值功耗较大。如图7所示，软件时钟门控会有CPU和ALG算法同时工作场景。

硬件智能时钟门控电路中，单脉冲时钟门控主要用于读、写操作，比如：SFR读写、存储器读写操作，该时钟脉冲仅仅在读写操作时有一个单脉冲时钟，其它时刻时钟关于关闭状态。在时钟门控实现上，至少是四比特以上寄存器才可增加一个时钟门控，否则，额外增加的时钟门控也会造成功耗浪费。

硬件智能时钟门控电路中主要用于算法、存储器擦写等电路，默认情况下该类电路时钟处于关闭状态，软件调用算法、存储器擦写电路时，硬件会在合适时机智能开启相应工作部分电路的时钟门控。

通过寄存器可配置同时工作和非同时工作模式，尤其在非接触工作场景中应该配置为非同时工作模式，只有MCU等电路处于休眠状态后，算法、NVM擦写电路才会智能申请到时钟进行工作，保证两个以上电路不能同时工作，防止功耗叠加工作。如果两个以上电路同时工作，或者某电路还未处于休眠状态下，另一个电路已经开始工作，就会造成有一段功耗叠加，从而叠加的峰值功耗会成为电路工作的瓶颈，如图7所示。

低功耗系统控制电路包含但不局限于功耗错峰处理方案，该方案在低功耗电路设计中也占据重要的位置，在芯片设计阶段预估芯片各阶段、各功能的运行功耗，对于功耗比较大的场景应做功耗优化处理。

场景1：存储器擦写功耗大，一方面，存储器使能信号在地址、数据总线稳定后才使能，防止总线稳定期间电路翻转造成大功耗，另一方面，定制低功耗的存储器。

场景2：功耗叠加会成为整个系统交易期间的功耗瓶颈，禁止两个以上模块同时工作造成动态功耗叠加，采用分时工作方式。

场景3：对运行功耗较大的运算进行降频处理，以减少大功耗。

场景4：优化状态机编码，防止跳转时中间状态的反复出现导致电路不断动作，造成功耗浪费。

低功耗系统控制电路包含但不局限于低功耗模式，其中，低功耗模式有深睡眠和浅睡眠两种方式：浅睡眠是指当CPU处于SLEEP状态时，CPU时钟停止，外设时钟不停止；深睡眠是指，芯片没有要处理的进程时，为了节省功耗（满足相关协议要求）而停止内部的晶振时钟，并使各模拟IP进入standby的一种状态。

深睡眠可采用两种方式：方式1是指深睡眠之前CPU不执行WFI命令，系统直接从运行态进入深睡眠；唤醒时，系统从深睡眠直接进入运行态；方式2是指深睡眠之前CPU执行WFI命令，首先，系统从运行态进入浅睡眠，然后再进入深睡眠；唤醒时，系统从深睡眠先进入浅睡眠，中断到来后，再进入运行态。

从低功耗设计角度考虑，采用方式2深休眠方式更好，这种方式可以保证功耗呈现阶梯型变化，不会出现功耗发生大的跳跃。考虑到面积需求，低压差线性稳压器(LDO)电容不会无限大，若系统功耗出现剧烈跳跃，则可能出现较大峰值功耗，造成系统出现潜在的问题。

其中，伴随着工艺进步、以及EDA工具的发展，工艺优化以及多电源域、电源关断、多电压阈值等新的低功耗技术陆续出现，这些技术跟第三方关系较大，故在本发明中暂时不做深入剖析。

以上是对本发明的较佳实施例进行了具体说明，但本发明并不限于所述的实施例，熟悉本领域的技术人员在不违背本发明目的和精神的前提下还可以做出各种等同或者替换，这些等同或者替换均应包括在本发明的权利要求所限定的范围之内。

Claims (15)

1.一种低功耗电路生成系统，包括时钟管理电路、频率自适应电路、电压检测电路、过流检测电路、低功耗系统控制电路，其特征在于，所述时钟管理电路外接时钟源，相互连接频率自适应电路和低功耗系统控制电路，用于整个系统的时钟选择、时钟门控、时钟分频、时钟生成、时钟使用等功能；

所述频率自适应电路相互连接时钟管理电路、过流检测电路、电压检测电路和低功耗系统控制电路，外接子系统，用于实时接收非接触界面的当前电压值和接触界面的当前电流值，并检测非接触电压报警信号或接触电流报警信号，通过动态调整时钟频率来实现功耗平衡；

所述过流检测电路相互连接频率自适应电路，用于检测接触界面的当前电流值，并将当前电流值传送给频率自适应电路；

所述电压检测电路相互连接频率自适应电路，用于检测非接触界面的当前电压值，并将当前电压值传送给频率自适应电路；

所述低功耗系统控制电路相互连接时钟管理电路和频率自适应电路，外接时钟源和子系统，用于智能控制时钟管理电路和频率自适应电路，降低和平衡整个系统功耗。

2.如权利要求1所述的时钟管理电路，其特征在于，所述时钟管理电路采用非等占空比分频方法，软件配置1~N任意分频，软件若配置为N分频，硬件则门控掉(N-1)个时钟脉冲实现时钟N分频。

3.如权利要求1所述的时钟管理电路，其特征在于，所述时钟管理电路配置为(N+1)/N分频方法，实现0~1之间任意小数分频。

4.如权利要求1所述的时钟管理电路，其特征在于，所述时钟管理电路采用先时钟门控、后时钟分频方法。

5.如权利要求1所述的频率自适应电路，其特征在于，所述频率自适应电路的报警信号，通过一级或两级同步锁存方式来报警，保证系统降频的及时性。

6.如权利要求1所述的频率自适应电路，其特征在于，所述频率自适应电路的报警电压或电流有效期间设定1~N分频或者(N+1)/N分频。

7.如权利要求1所述的频率自适应电路，其特征在于，所述频率自适应电路的频率自适应具备一键使能功能和自由运行特性。

8.如权利要求1所述的电压检测电路，其特征在于，所述电压检测电路设定不同档位报警电压值，同一个档位值通过TRIM微调报警范围。

9.如权利要求1所述的过流检测电路，其特征在于，所述过流检测电路配置不同电流档位，电流档位通过TRIM来进行调整，保证不同卡片间一致性。

10.如权利要求1所述的低功耗系统控制电路，其特征在于，所述时钟门控采用软硬相结合的方案，软件时钟门控在上层时钟模块集中管理，硬件智能门控在下层模块实现。

11.如权利要求1所述的低功耗系统控制电路，其特征在于，所述低功耗系统控制电路具备存储控制低功耗处理功能。

12.如权利要求1所述的低功耗系统控制电路，其特征在于，所述低功耗系统控制电路具备功耗错峰处理功能。

13.如权利要求1所述的低功耗系统控制电路，其特征在于，所述低功耗系统控制电路具备状态机优化功能。

14.如权利要求1所述的低功耗系统控制电路，其特征在于，所述低功耗系统控制电路具备浅休眠和深休眠两种功耗模式。

15.如权利要求1所述的低功耗系统控制电路，其特征在于，所述低功耗系统控制电路具备低功耗存储系统，能够定制化设计低功耗存储器，保证存储器读、写、擦功耗在可控功耗范围内。