CN106020417B - 内存装置及其节能控制方法 - Google Patents

内存装置及其节能控制方法 Download PDF

Info

Publication number
CN106020417B
CN106020417B CN201610322497.8A CN201610322497A CN106020417B CN 106020417 B CN106020417 B CN 106020417B CN 201610322497 A CN201610322497 A CN 201610322497A CN 106020417 B CN106020417 B CN 106020417B
Authority
CN
China
Prior art keywords
unit
memory
control unit
control chip
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610322497.8A
Other languages
English (en)
Other versions
CN106020417A (zh
Inventor
赖义麟
陈振德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN106020417A publication Critical patent/CN106020417A/zh
Application granted granted Critical
Publication of CN106020417B publication Critical patent/CN106020417B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/222—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/25—Using a specific main memory architecture
    • G06F2212/251—Local memory within processor subsystem
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

本发明涉及一种内存装置及其节能控制方法。内存装置包括多个非易失性内存单元以及控制芯片。控制芯片包括特定电路群组、内存控制单元以及节能控制单元。内存控制单元控制非易失性内存单元的存取。节能控制单元在正常模式下，于控制芯片对非易失性内存单元进行存取的期间，若非易失性内存单元处于忙碌状态，控制时钟产生单元停止输出传送至特定电路群组的内部时钟信号，以降低控制芯片的电源消耗。

Description

内存装置及其节能控制方法
技术领域
本发明涉及一种电子装置，且特别是有关于一种内存装置及其节能控制方法。
现有技术
为了节省耗电，电子装置通常会具备多种电源管理模式(例如，正常运作状态、省电状态)。一般而言，硬件制造商为使电子装置能够更为省电，便在电子装置的处理单元或是主机板芯片组中增加了许多省电技术。如在计算机的电源控制上可使计算机进入休眠模式以降低电源的消耗，如此虽可有效地进行省电，然而计算机从休眠模式回复至正常工作状态往往需要较长的时间，而降低了电子装置的使用质量。因此，如何在尽量不影响电子装置的使用质量下，进一步地节省电子装置的电源消耗，为一重要的课题。
发明内容
本发明提供一种内存装置及其节能控制方法，可在内存装置不进入休眠模式的情形下，进一步地降低内存装置的电源消耗。
本发明的内存装置包括多个非易失性内存单元以及控制芯片。控制芯片耦接此些非易失性内存单元，并透过信号传输接口耦接主机。控制芯片包括特定电路群组、内存控制单元以及节能控制单元。特定电路群组耦接时钟产生单元。内存控制单元耦接时钟产生单元以及非易失性内存单元，控制非易失性内存单元的存取。节能控制单元耦接时钟产生单元、特定电路群组与内存控制单元，在正常模式下，于控制芯片对非易失性内存单元进行存取的期间，若非易失性内存单元处于忙碌状态，控制时钟产生单元停止输出传送至特定电路群组的内部时钟信号，降低控制芯片的电源消耗。
本发明提供一种内存装置的节能控制方法，内存装置包括多个非易失性内存单元以及控制芯片，控制芯片耦接主机，内存装置的节能控制方法包括下列步骤。在一正常模式下，于控制芯片对非易失性内存单元进行存取的期间，判断非易失性内存单元是否全部处于忙碌状态。若非易失性内存单元全部处于忙碌状态，控制时钟产生单元停止输出传送至控制芯片中的特定电路群组的内部时钟信号，以降低控制芯片的电源消耗。
基于上述，本发明的实施例于非易失性内存单元分别处于忙碌状态时，停止输出传送至特定电路群组的内部时钟信号，以降低控制芯片的电源消耗，如此可在内存装置不进入休眠的情形下，进一步地降低内存装置的电源消耗。
附图说明
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
图1是依照本发明的实施例的一种内存装置的示意图。
图2是依照本发明另一实施例的一种内存装置的示意图。
图3是依照本发明的实施例的控制芯片的电源消耗示意图。
图4是依照本发明实施例的一种内存装置的节能控制方法的流程示意图。
图5是依照本发明另一实施例的一种内存装置的节能控制方法的流程示意图。
符号说明
102：非易失性内存单元
104：控制芯片
106：信号传输接口
108：主机
110：时钟产生单元
112：特定电路群组
114：节能控制单元
116：电源单元
118：内存控制单元
120：数据传输总线
122：内存状态引脚
202：中央处理单元
204：直接内存存取单元
206：内存单元
208：时钟输出单元
210：锁相回路电路
212：振荡器
214：第一处理单元
216：第二处理单元
A、B1、B2、C、D、E：电平
CLK1、CLK2：内部时钟信号
tbusy1、tbusy2、t1、t3～t4、T1～T4：期间
S400～S438、S502～S504：内存装置的节能控制方法的步骤
具体实施方式
图1是依照本发明实施例的一种内存装置的示意图，请参照图1。内存装置包括多个非易失性内存单元102以及控制芯片104，其中控制芯片104可耦接非易失性内存单元102，并透过信号传输接口106耦接主机108。进一步来说，控制芯片104还可包括时钟产生单元110、特定电路群组112、节能控制单元114、电源单元116以及内存控制单元118。时钟产生单元110可产生多个内部时钟信号，以供给控制芯片104内的电路做为进行电路操作时的基础，为便于说明，在此仅绘示出传输至特定电路群组112以及内存控制单元118的内部时钟信号CLK1以及传输至内存控制单元118的内部时钟信号CLK2。在一实施例中，上述内部时钟信号CLK1可以是复数个内部时钟信号的组合。在另一实施例中，上述内部时钟信号CLK1也可以是单一的内部时钟信号。在一实施例中，内部时钟信号CLK1是由时钟产生单元110之一锁相回路电路产生的。内部时钟信号CLK2是由时钟产生单元110之一振荡器产生的。内存控制单元118耦接节能控制单元114、时钟产生单元110以及非易失性内存单元102，内存控制单元118可依据时钟产生单元110之一内部时钟信号CLK2侦测非易失性内存单元102的状态，其可包括与各个非易失性内存单元120对应的内存处理单元(未绘示)。电源单元116可提供多个电源信号至控制芯片104内的电路。节能控制单元114耦接时钟产生单元110、特定电路群组112与内存控制单元118，在正常模式中，节能控制单元114可判断任一非易失性内存单元102是否处于忙碌状态，于控制芯片104对非易失性内存单元102进行存取的期间，若任一非易失性内存单元102处于忙碌状态，节能控制单元114可控制时钟产生单元110停止输出内部时钟信号CLK1、CLK2至特定电路群组112以及内存控制单元118，使得特定电路群组112以及内存控制单元118不能运作，以降低控制芯片104的电源消耗。反之，则节能控制单元114控制时钟产生单元110输出内部时钟信号CLK1、CLK2至特定电路群组112以及内存控制单元118。在此实施例中，控制芯片104具有一内存状态引脚122其耦接至复数个非易失性内存单元102的忙碌状态引脚。节能控制单元114根据内存状态引脚122来判断非易失性内存单元102之任一是否处于忙碌状态。举例来说，当任一非易失性内存单元102为忙碌状态时，则内存状态引脚122的状态则被举起(assert)。
在另一实施例中，在正常模式中，则是由内存控制单元118判断是否全部的非易失性内存单元102皆处于忙碌状态。进一步来说，内存控制单元118可透过控制芯片104与非易失性内存单元102间的复数个数据传输总线120来侦测非易失性内存单元102是否分别处于忙碌状态。当侦测到非易失性内存单元102全部处于忙碌状态时，内存控制单元118中的内存处理单元(未绘示)在非易失性内存单元102忙碌的期间不需与内存控制单元118进行数据传输，因此内存控制单元118会发送一通知信号至节能控制单元114以通知节能控制单元114来控制时钟产生单元110停止输出内部时钟信号CLK1至特定电路群组112以及内存控制单元118，使得特定电路群组112与一部分的内存控制单元118不能运作，以降低控制芯片104的电源消耗，此时内部时钟信号CLK2仍输出至内存控制单元118中的一个模块，使得内存控制单元118仍可依据内部时钟信号CLK2侦测非易失性内存单元102的状态。反之，则节能控制单元114控制时钟产生单元110输出内部时钟信号CLK1。
值得注意的是，在本实施例中特定电路群组112可包括其它在非易失性内存单元102忙碌的期间不需进行操作的电路。举例来说，图2是依照本发明另一实施例的一种内存装置的示意图，请参照图2。如图2所示，特定电路群组112包括中央处理单元202、直接内存存取单元204以及内存单元206，然不以此为限。其中中央处理单元202用以处理欲传送至非易失性内存单元102的数据储存命令或来自非易失性内存单元102的数据读取命令，然而不限于此，内存单元206用以储存数据储存命令与数据读取命令，然而不限于此，直接内存存取单元204用以存取内存单元206储存的数据。如图2所示，时钟产生单元110包括时钟输出单元208、锁相回路电路210以及振荡器212。在一实施例中，时钟输出单元208包含第一处理单元214以及第二处理单元216，第一处理单元214耦接于锁相回路电路210以及节能控制单元114，并根据节能控制单元114所发送的信号而由锁相回路电路210产生内部时钟信号CLK1。第二处理单元216耦接于振荡器212以及节能控制单元114，并根据节能控制单元114所发送的信号而由振荡器212产生内部时钟信号CLK2。在一实施例中，上述第一处理单元以及第二处理单元可为AND门或是OR门来实现，然不限于此。
此外，在正常模式中，使用者可依据实际应用情形来设定侦测非易失性内存单元102状态所依据的方式，亦即，节能控制单元114可依据一设定指令来决定依据一内存状态引脚122的状态来停止输出内部时钟信号CLK1、CLK2，或透过内存控制单元118侦测控制芯片104与非易失性内存单元102间的数据传输总线120来判断各个非易失性内存单元102是否全部处于忙碌状态，以据以停止输出内部时钟信号CLK1。
在一实施例中，控制芯片104系透过一暂时缓冲器(未绘示)读取主机108所发送的命令与数据，上述暂时缓冲器用以缓冲主机108所发送的命令与数据。当在正常模式中，控制芯片104与上述暂时缓冲器(未绘示)间的数据总线未传输数据时，节能控制单元114再依据内存状态引脚122的状态来停止输出内部时钟信号CLK1、CLK2，或透过内存控制单元118侦测控制芯片104与非易失性内存单元102间的数据传输总线120来判断各个非易失性内存单元102是否全部处于忙碌状态，以据以停止输出内部时钟信号CLK1。
图3是依照本发明的实施例的控制芯片的电源消耗示意图，请参照图3。在控制芯片104处于正常模式的期间(亦即T1期间)，当非易失性内存单元102全部处于忙碌状态时，节能控制单元114控制时钟产生单元110停止输出内部时钟信号CLK1，或者，在另一实施例中，当非易失性内存单元102任一处于忙碌状态时，节能控制单元114控制时钟产生单元110停止输出内部时钟信号CLK1、CLK2，来降低控制芯片104的电源消耗(分别如tbusy1、tbusy2期间的电源消耗所示)，此时控制芯片104的电源消耗分别是在图3之电平B1以及B2之处。反之，则节能控制单元114控制时钟产生单元110输出内部时钟信号CLK1、CLK2，此时控制芯片104的电源消耗是在图3之电平A或是E之处。藉由上述方式可实现正常模式时的控制芯片动态节能。此外，中央处理单元202还可判断主机108是否发送一处理命令至信号传输接口106，当中央处理单元202判断目前没有处理命令需处理，并且目前的事件也处理完毕时，则中央处理单元202发出一信号通知节能控制单元114控制时钟产生单元110停止输出内部时钟信号CLK1、CLK2，此时控制芯片104进入待机模式。其中于待机模式期间(亦即T2期间)，控制芯片104中除了节能控制单元114、时钟产生单元110与电源单元116之外，其它内部电路的工作时钟皆被降低或是关闭来减低电源消耗，此时控制芯片104的电源消耗是在图3之电平B2之处。
值得注意的是，图3所示的电源消耗电平仅为本发明的一实施例，实际应用上并不以此为限。各个模式实际上所对应的电源消耗量可能因实际电路设计而有所差异，但各个模式间电源消耗大小的相对关系为固定，各个模式间电源消耗由低至高依序为休眠模式、睡眠模式、待机模式以及正常模式。
在另一实施例中，节能控制单元114还会设定一计时器(图未示)，在待机模式期间，上述计时器计数一固定时间(亦即t1期间)后由节能控制单元114控制时钟产生单元110输出内部时钟信号CLK1、CLK2给特定电路群组112以及内存控制单元118，使得特定电路群组112以及内存控制单元118得以运作，中央处理单元202得以判断是否有主机108发送的处理命令。当此时控制芯片104的电源消耗是在图3之电平A之处。于待机模式期间且特定电路群组112以及内存控制单元118运作后，若此时主机108发送处理命令至信号传输接口106，则中央处理单元202可以立即处理，一旦中央处理单元202判断目前没有主机108发送之处理命令时，则中央处理单元202将再度发出一信号通知节能控制单元114控制时钟产生单元110停止输出内部时钟信号CLK1、CLK2。控制芯片104的电源消耗又回到图3之电平B2之处。此时上述计时器再次被设定，并计数上述固定时间(亦即t1期间)后，由节能控制单元114控制时钟产生单元110输出内部时钟信号CLK1、CLK2给特定电路群组112以及内存控制单元118，使得特定电路群组112以及内存控制单元118得以运作，接下来的步骤与之前的步骤重复，因此不予赘述。此周期性的计数操作主要是使得当控制芯片104在待机模式中可以侦测主机108是否发送处理命令并能以最快的速度回到正常模式来处理。在一实施例中，此周期性的计数操作亦可使控制芯片104在待机模式中执行内存相关背景事件或是特定事件的监控与管理操作，以进行内存的资源管理机制，例如垃圾回收(garbage collection)等。在一实施例中，上述计时器亦可设置于节能控制单元114内部或是外部。
在一其它实施例中，上述计时器也可被设置为非周期性的计数操作。也就是说，上述计时器被可设置为仅计数一次固定时间。
在进入待机模式后，节能控制单元114会侦测主机108是否发送一处理命令至信号传输接口106，若是，则节能控制单元114会控制时钟产生单元110输出传送至特定电路群组112的内部时钟信号CLK1、CLK2，以唤醒特定电路群组112以及内存控制单元118，以进入正常模式。此时控制芯片104的电源消耗将回复到在正常模式下的电源消耗电平A(如t4期间)。此时中央处理单元202可以立即处理主机108发送之处理命令。
由于本实施例为在正常模式中藉由非易失性内存单元102处于忙碌状态时的空档透过停止输出传送至特定电路群组或是内存控制单元的内部时钟信号，使得特定电路群组或是内存控制单元不能运行，以及在待机模式中的计数操作以使特定电路群组以及内存控制单元得以被唤醒运行，在重新输出内部时钟信号给特定电路群组以及内存控制单元后，便可使控制芯片快速地回复到正常工作的状态，因此相较于先前技术可具有反应速度快且电源消耗相对更低的优点。
另一方面，在进入待机模式后，当特定电路群组以及内存控制单元运行时，中央处理单元202还可判断上述计时器之设定次数是否超过一预定值，若是，则中央处理单元202将发出一信号通知节能控制单元114关闭时钟产生单元110之锁相回路电路210以及振荡器212，以控制时钟产生单元110停止输出内部时钟信号CLK1、CLK2，此时控制芯片104进入睡眠(Sleep)模式(亦即T3期间)，以进一步节省电源消耗。在一实施例中，节能控制单元114更进一步关闭电源单元116供给至内存单元206的部分电源，以使得仅只有内存单元206中所存放的韧体程序、部分表格(table)以及变量信息仍被维持。上述预定值可以为0，也可以为其它数值。在另一实施例中，在睡眠模式期间，控制芯片104中除了节能控制单元114与电源单元116之外，其它内部电路的工作时钟皆被降低或是关闭来减低电源消耗。在睡眠模式中，控制芯片104的电源消耗维持在图3之电平C之处。
在另一实施例中，在进入待机模式后，当特定电路群组以及内存控制单元运行时，中央处理单元202还可判断主机108是否发送一休眠命令至信号传输接口106，若是，则中央处理单元202将发出一信号通知节能控制单元114关闭时钟产生单元110之锁相回路电路210以及振荡器212，以控制时钟产生单元110停止输出内部时钟信号CLK1、CLK2，此时控制芯片104进入休眠(Hibernate)模式(亦即T4期间)。在一实施例中，节能控制单元114更进一步关闭电源单元116供给至内存单元206的部分电源，以使得仅只有内存单元206中所存放的部分韧体程序以及变量信息仍被维持，以进一步节省电源消耗。在另一实施例中，在休眠模式，节能控制单元114更可降低电源单元116所提供的电源至控制芯片104内的其它内部电路，亦即降低控制芯片104内的电路的工作电压以节省电源消耗。在休眠模式中，控制芯片104的电源消耗维持在图3之电平D之处。若进入待机模式后，当特定电路群组以及内存控制单元运行时，主机108发送的是其它命令而非为休眠命令，则中央处理单元202便可以立即处理。
在另一实施例中，控制芯片104在正常模式下接收到主机端发送一休眠命令或电源关闭命令时。控制芯片104将直接进入休眠模式。
在其它一实施例中，控制芯片104可在待机模式下依据一预先设定信号由待机模式选择进入睡眠模式或是休眠模式。
如图3所示，在t3期间之睡眠模式中，节能控制单元114会侦测主机108是否发送一休眠命令至信号传输接口106，若是，则节能控制单元114会先致能锁相回路电路210以及振荡器212，以控制时钟产生单元110输出传送至特定电路群组112的内部时钟信号CLK1、CLK2，以唤醒特定电路群组112以及内存控制单元118，此时控制芯片104的电源消耗将回复到在正常模式下的电源消耗电平A之处(如t4期间)。此时中央处理单元202可以立即处理主机108发送之休眠命令。当中央处理单元202判断为休眠命令后，中央处理单元202将再度发出一信号通知节能控制单元114禁能锁相回路电路210、振荡器212以使得特定电路群组112以及内存控制单元118不运作，以进入休眠模式。在一实施例中，节能控制单元114更进一步关闭电源单元116供给至内存单元206的部分电源，以使得仅只有内存单元206中所存放的部分韧体程序以及变量信息仍被维持，以降低电源消耗。在休眠模式中，控制芯片104的电源消耗维持在图3之电平D之处。与其它运作模式相比，在休眠模式中，控制芯片104的电源消耗是最低的。
另外，虽然在休眠模式中，控制芯片104的电源消耗是最低的，然而控制芯片104由休眠模式回到正常模式所花费的时间也是最久的。其次则是睡眠模式，再来是待机模式。
在睡眠模式或休眠模式中，节能控制单元114皆会侦测主机108是否发送一处理命令至信号传输接口106，若是，则节能控制单元114会先致能锁相回路电路210以及振荡器212，以控制时钟产生单元110输出传送至特定电路群组112的内部时钟信号CLK1、CLK2，以唤醒特定电路群组112以及内存控制单元118，在其它实施例中，节能控制单元114还会恢复电源单元116供给至内存单元206的部分电源，或是恢复电源单元116供给至控制芯片104的其它内部电路，以进入正常模式。此时控制芯片104的电源消耗将回复到在正常模式下的电源消耗电平A之处(如t4期间)。此时中央处理单元202可以立即处理主机108发送之处理命令。
图4是依照本发明实施例的一种内存装置的节能控制方法的流程示意图，请参照图4。由上述实施例可知，内存装置的节能控制方法可包括下列步骤。首先，进行步骤S400，在一正常模式下，判断主机端发送的命令是否为读/写非易失性内存单元之命令。若是，于控制芯片对非易失性内存单元进行存取的期间，判断非易失性内存单元是否全部处于忙碌状态(步骤S402)，判断非易失性内存单元是否全部处于忙碌状态的方式可例如为，透过控制芯片与非易失性内存单元间的数据传输总线来侦测各个非易失性内存单元是否全部处于忙碌状态。若非易失性内存单元全部处于忙碌状态，则停止输出传送至特定电路群组以及内存控制单元的内部时钟信号，使得特定电路群组与一部分的内存控制单元不能运作，以降低控制芯片的电源消耗(步骤S404)，其中特定电路群组可例如包括中央处理单元、内存单元以及直接内存存取单元。接着，回到步骤S402。
相反地，若非易失性内存单元未全部处于忙碌状态，则回到步骤S400。若判断主机端发送的命令非为读/写非易失性内存单元之命令，则控制芯片判断主机是否发送一处理命令至信号传输接口(步骤S406)。若控制芯片判断目前没有处理命令需处理时，并且目前的事件也处理完毕，则控制控制芯片进入待机模式，停止输出内部时钟信号至特定电路群组以及内存控制单元(步骤S408)，此时还可例如藉由降低或是关闭控制芯片内部电路的工作时钟来减低电源消耗。而若控制芯片在正常模式下判断主机发送处理命令至信号传输接口，则接着判断是否为一休眠命令或是电源关闭命令(步骤S428)。若是，则控制控制芯片进入休眠模式(步骤S426)。否则，回到步骤S400。其中在休眠模式中，供给至内存单元的部分电源被关闭，以使得仅只有内存单元中所存放的部分韧体程序以及变量信息仍被维持，以降低电源消耗。
在待机模式中，设定一计时器以计数一固定时间，并记录一设定次数(步骤S410)。上述计时器计数该固定时间后，则输出内部时钟信号至特定电路群组以及内存控制单元(步骤S412)，使得特定电路群组以及内存控制单元得以运作，以判断是否有主机发送的处理命令。在一实施例中，可接续判断设定次数是否超过一预定值(步骤S414)。若是，控制控制芯片进入睡眠模式(步骤S416)，其中在睡眠模式中，内部时钟信号被停止输出传送至该特定电路群组以及该内存控制单元。若否，则判断主机是否发送一处理命令至信号传输接口(步骤S418)。当主机于待机模式期间且特定电路群组以及内存控制单元运作后，若此时主机发送处理命令至信号传输接口，则判断是否为一休眠命令(步骤S424)。若是，则控制控制芯片进入休眠模式(步骤S426)。否则，则回到步骤S400。于步骤S418时，当主机于待机模式期间且特定电路群组以及内存控制单元运作后，若此时主机并无发送处理命令至信号传输接口，则停止输出内部时钟至特定电路群组以及内存控制单元(步骤S420)，使得特定电路群组以及内存控制单元停止运作，以减低电源消耗。
在另一实施例中，上述计时器也可被设置为周期性的计数操作。也就是说，在步骤S420后，可再次设定计时器以计数该固定时间并累计设定次数(步骤S422)，接着回到步骤S412，输出内部时钟信号至特定电路群组以及内存控制单元，使得特定电路群组以及内存控制单元得以运作，以判断是否有主机发送的处理命令。接下来的步骤与之前的步骤重复，因此不予赘述。此周期性的计数操作主要是使得当控制芯片在待机模式中可以侦测主机是否有发送处理命令并能以最快的速度回到正常模式来处理。
在另一实施例中，步骤S410可仅设定计时器以计数一固定时间后，接着执行步骤S412，上述计时器计数该固定时间后，则输出内部时钟信号至特定电路群组以及内存控制单元。在一实施例中，于步骤S412后，接着执行步骤S430，控制芯片在待机模式下依据一预先设定信号以选择进入睡眠模式(步骤S416)或是休眠模式(步骤S426)。
在步骤S416之后，节能控制单元114会侦测主机是否发送一处理命令至信号传输接口(步骤S432)，若是，节能控制单元114会先致能锁相回路电路210以及振荡器212，以控制时钟产生单元110输出传送至特定电路群组112的内部时钟信号CLK1、CLK2，以唤醒特定电路群组112以及内存控制单元118，以及控制电源单元116提供内存单元206部分电源(步骤S434)，接着回到步骤S400，若否，则回到步骤S416。
在步骤S426之后，节能控制单元114会侦测主机是否发送一处理命令至信号传输接口(步骤S436)，若是，节能控制单元114会先致能锁相回路电路210以及振荡器212，以控制时钟产生单元110输出传送至特定电路群组112的内部时钟信号CLK1、CLK2，以唤醒特定电路群组112以及内存控制单元118，节能控制单元114还会控制电源单元116提供内存单元206部分电源(步骤S438)，接着回到步骤S400，若否，则回到步骤S426。
图5是依照本发明实施例的一种内存装置的节能控制方法的流程示意图，请参照图5。本实施例与图4实施例的不同之处在于，本实施例为于控制芯片对非易失性内存单元进行存取的期间，依据耦接至各个非易失性内存单元的忙碌状态引脚的一内存状态引脚之状态来判断非易失性内存单元之任一是否处于忙碌状态(步骤S502)。于控制芯片对非易失性内存单元进行存取的期间，若非易失性内存单元之任一处于忙碌状态，则停止输出传送至特定电路群组以及内存控制单元的内部时钟信号，以使得特定电路群组与内存控制单元不能运作，以降低控制芯片的电源消耗(步骤S504)。接着，回到步骤S502。而若皆未有任何非易失性内存单元处于忙碌状态，则进入步骤S400，其它步骤S406～S438皆相同于图4之实施例所述，在此不予赘述。其中，使用者可依据实际应用的需求，透过一设定指令来控制控制芯片依据一内存状态引脚的状态来停止输出内部时钟信号至特定电路群组，或透过内存控制单元118侦测控制芯片与所述非易失性内存单元间的复数个数据传输总线来判断非易失性内存单元是否分别处于忙碌状态，以据以停止输出内部时钟信号至特定电路群组。
值得注意的是，图3、图4以及图5实施例中所列举说明的模式转换仅为示范性的实施例，实际上并不以此为限，内存装置可能因使用者使用情形的不同，而对应地在上述模式中转换。亦即控制芯片可对应使用者的使用情形在休眠模式、睡眠模式、待机模式以及正常模式间转换，其转换顺序并不以图3、图4以及图5所列举的实施例为限。
综上所述，本发明的实施例为在正常模式中藉由在非易失性内存单元处于忙碌状态时的空档透过停止输出传送至特定电路群组以及内存控制单元的内部时钟信号，使得特定电路群组或是内存控制单元不能运行，以及在待机模式中计数操作以使特定电路群组以及内存控制单元得以被唤醒运行，以动态降低控制芯片的电源消耗。在重新输出内部时钟信号给特定电路群组以及内存控制单元后，便可使控制芯片快速地回复到正常工作的状态，因此相较于先前技术可具有反应速度快且电源消耗相对更低的优点。

Claims (33)

1.一种内存装置，包括：
多个非易失性内存单元；以及
一控制芯片，耦接所述非易失性内存单元，并透过一信号传输接口耦接一主机，该控制芯片包括：
一特定电路群组，耦接一时钟产生单元；
一内存控制单元，耦接该时钟产生单元以及所述非易失性内存单元，控制所述非易失性内存单元的存取；以及
一节能控制单元，耦接该时钟产生单元、该特定电路群组与该内存控制单元，在一正常模式下，于该控制芯片对所述非易失性内存单元进行存取的期间，若所述非易失性内存单元处于忙碌状态，控制该时钟产生单元停止输出传送至该特定电路群组的一内部时钟信号，降低该控制芯片的电源消耗。
2.如权利要求1所述的内存装置，其中该内存控制单元还透过该控制芯片与所述非易失性内存单元间的复数个数据传输总线来侦测所述非易失性内存单元是否全部处于忙碌状态，当侦测到所述非易失性内存单元全部处于忙碌状态时，该内存控制单元发送一通知信号至该节能控制单元来控制该时钟产生单元停止输出传送至该特定电路群组以及该内存控制单元的内部时钟信号。
3.如权利要求1所述的内存装置，其中该节能控制单元还依据耦接至所述非易失性内存单元的一内存状态引脚的状态判断所述非易失性内存单元之任一是否处于忙碌状态，于该控制芯片对所述非易失性内存单元进行存取的期间，若所述非易失性内存单元之任一处于忙碌状态，该节能控制单元控制该时钟产生单元停止输出传送至该特定电路群组以及该内存控制单元的内部时钟信号。
4.如权利要求1所述的内存装置，其中该节能控制单元更依据一设定指令决定依据该控制芯片之一内存状态引脚的状态来停止输出该内部时钟信号，或透过该内存控制单元侦测该控制芯片与所述非易失性内存单元间的复数个数据传输总线来判断所述非易失性内存单元是否全部处于忙碌状态，以据以停止输出该内部时钟信号。
5.如权利要求1所述的内存装置，其中在该正常模式下，该控制芯片还判断该主机是否发送一处理命令至该信号传输接口，当该控制芯片判断目前没有处理命令需处理，并且目前的事件也处理完毕时，则该节能控制单元控制该时钟产生单元停止输出传送至该特定电路群组以及该内存控制单元的内部时钟信号，以使该控制芯片进入一待机模式，其中在该待机模式之该控制芯片的电源消耗低于在该正常模式之该控制芯片的电源消耗。
6.如权利要求5所述的内存装置，其中在该待机模式下，该节能控制单元设定一计时器，当该计时器计数一固定时间后，由该节能控制单元控制该时钟产生单元输出传送至该特定电路群组以及该内存控制单元的内部时钟信号。
7.如权利要求6所述的内存装置，其中在该待机模式中，当该主机并未发送一处理命令时，该节能控制单元控制该时钟产生单元停止输出传送至该特定电路群组以及该内存控制单元的内部时钟信号。
8.如权利要求7所述的内存装置，其中当该节能控制单元控制该时钟产生单元停止输出内部时钟信号时，该节能控制单元再次设定上述计时器。
9.如权利要求6所述的内存装置，其中在该待机模式中，当该主机发送一处理命令时，由该特定电路群组之一中央处理单元处理该处理命令。
10.如权利要求6所述的内存装置，其中在该待机模式中，该特定电路群组之一中央处理单元用以判断该计时器被设定的次数是否超过一预定值，当该计时器被设定的次数超过该预定值时，则该中央处理单元通知该节能控制单元关闭该时钟产生单元以停止输出传送至该特定电路群组以及该内存控制单元的内部时钟信号，该节能控制单元控制该控制芯片进入一睡眠模式，其中在该睡眠模式之该控制芯片的电源消耗低于在该待机模式之该控制芯片的电源消耗。
11.如权利要求10所述的内存装置，其中该时钟产生单元更包含一时钟输出单元、一锁相回路电路以及一振荡器，在该睡眠模式中，该节能控制单元禁能该锁相回路电路以及该振荡器。
12.如权利要求10所述的内存装置，其中该时钟产生单元还包含一时钟输出单元、一锁相回路电路以及一振荡器，在该睡眠模式中，该节能控制单元侦测该主机是否发送一休眠命令至该信号传输接口，若是，则该节能控制单元控制该时钟产生单元输出传送至该特定电路群组的内部时钟信号，以使该中央处理单元得以通知该节能控制单元禁能该锁相回路电路以及该振荡器，并关闭一电源单元供给至一内存单元的部分电源，以使得控制芯片进入一休眠模式，其中该内存单元用以储存数据储存命令与数据读取命令。
13.如权利要求6所述的内存装置，其中在该待机模式中，该特定电路群组之一中央处理单元用以判断该主机是否发送一休眠命令至该信号传输接口，当该主机发送该休眠命令至该信号传输接口时，则该节能控制单元关闭该时钟产生单元以停止输出传送至该特定电路群组以及该内存控制单元的内部时钟信号，该节能控制单元关闭一电源单元供给至一内存单元的部分电源，该节能控制单元控制该控制芯片进入一休眠模式。
14.如权利要求5所述的内存装置，其中在进入该待机模式后，当该节能控制单元侦测到该主机发送该处理命令至该信号传输接口时，该节能控制单元控制该时钟产生单元输出传送至该特定电路群组以及该内存控制单元的内部时钟信号，以唤醒该特定电路群组以及该内存控制单元，以进入该正常模式。
15.如权利要求5所述的内存装置，其中该控制芯片在该待机模式下依据一预先设定信号由该待机模式选择进入一睡眠模式或一休眠模式，其中在该休眠模式之该控制芯片的电源消耗低于在该睡眠模式之该控制芯片的电源消耗，并且该睡眠模式之该控制芯片的电源消耗低于在该待机模式之该控制芯片的电源消耗。
16.如权利要求1所述的内存装置，其中该控制芯片在该正常模式下接收到该主机发送一休眠命令或一电源关闭命令时，该控制芯片直接进入一休眠模式，该休眠模式为该控制芯片的电源消耗最低的运作模式。
17.如权利要求1所述的内存装置，其中该控制芯片还包括一电源单元，该电源单元提供多个电源信号至该控制芯片内的电路，该时钟产生单元还包含一时钟输出单元、一锁相回路电路以及一振荡器，在一休眠模式中，该节能控制单元禁能该锁相回路电路、该振荡器以及该节能控制单元关闭该电源单元供给至一内存单元的部分电源，该休眠模式为该控制芯片的电源消耗最低的运作模式，其中该内存单元用以储存数据储存命令与数据读取命令。
18.如权利要求1所述的内存装置，其中该特定电路群组还包括：
一中央处理单元，处理欲传送至所述非易失性内存单元的数据储存命令或来自所述非易失性内存单元的数据读取命令；
一内存单元，储存该数据储存命令与该数据读取命令；以及
一直接内存存取单元，存取该内存单元储存的数据。
19.一种内存装置的节能控制方法，该内存装置包括多个非易失性内存单元以及控制芯片，该控制芯片耦接一主机，该内存装置的节能控制方法包括：
在一正常模式下，于该控制芯片对所述非易失性内存单元进行存取的期间，判断所述非易失性内存单元是否全部处于忙碌状态；以及
若所述非易失性内存单元全部处于忙碌状态，停止输出传送至该控制芯片中的一特定电路群组的一内部时钟信号，以降低该控制芯片的电源消耗。
20.如权利要求19所述的内存装置的节能控制方法，其中该控制芯片还包括一内存控制单元，该内存控制单元用以控制所述非易失性内存单元的存取，该内存装置的节能控制方法包括：
藉由该内存控制单元透过该控制芯片与所述非易失性内存单元间的复数个数据传输总线来侦测所述非易失性内存单元是否全部处于忙碌状态；以及
当侦测到所述非易失性内存单元全部处于忙碌状态时，停止输出传送至该特定电路群组以及该内存控制单元的内部时钟信号。
21.如权利要求19所述的内存装置的节能控制方法，其中该控制芯片还包括一内存控制单元，该内存控制单元用以控制所述非易失性内存单元的存取，该内存装置的节能控制方法还包括：
依据耦接至所述非易失性内存单元的一内存状态引脚的状态判断所述非易失性内存单元之任一是否处于忙碌状态；以及
于该控制芯片对所述非易失性内存单元进行存取的期间，若所述非易失性内存单元之任一处于忙碌状态，停止输出传送至该特定电路群组以及该内存控制单元的内部时钟信号。
22.如权利要求19所述的内存装置的节能控制方法，其中该控制芯片还包括一内存控制单元，该内存控制单元用以控制所述非易失性内存单元的存取，该内存装置的节能控制方法还包括：
依据一设定指令决定依据该控制芯片之一内存状态引脚的状态来停止输出该内部时钟信号，或透过该内存控制单元侦测该控制芯片与所述非易失性内存单元间的复数个数据传输总线来判断所述非易失性内存单元是否全部处于忙碌状态，以据以停止输出该内部时钟信号。
23.如权利要求19所述的内存装置的节能控制方法，其中该控制芯片还包括一内存控制单元，该内存控制单元用以控制所述非易失性内存单元的存取，该内存装置的节能控制方法还包括：
在该正常模式下，判断该主机是否发送一处理命令；
当判断目前没有处理命令需处理，并且目前的事件也处理完毕时，停止输出传送至该特定电路群组以及该内存控制单元的内部时钟信号，以使该控制芯片进入一待机模式，其中在该待机模式之该控制芯片的电源消耗低于在该正常模式之该控制芯片的电源消耗。
24.如权利要求23所述的内存装置的节能控制方法，还包括：
在该待机模式下，设定一计时器以进行计数，当该计时器计数一固定时间后，输出传送至该特定电路群组以及该内存控制单元的内部时钟信号。
25.如权利要求24所述的内存装置的节能控制方法，还包括：
在该待机模式中，当该主机并未发送一处理命令时，停止输出传送至该特定电路群组以及该内存控制单元的内部时钟信号。
26.如权利要求25所述的内存装置的节能控制方法，其中当停止输出内部时钟信号时，再次设定上述计时器。
27.如权利要求24所述的内存装置的节能控制方法，还包括：
在该待机模式中，当该主机发送一处理命令时，由该特定电路群组之一中央处理单元处理该处理命令。
28.如权利要求24所述的内存装置的节能控制方法，还包括：
在该待机模式中，该特定电路群组之一中央处理单元更用以判断该计时器被设定的次数是否超过一预定值；
当该计时器被设定的次数超过该预定值时，停止输出传送至该特定电路群组以及该内存控制单元的内部时钟信号，并控制该控制芯片进入一睡眠模式，其中在该睡眠模式之该控制芯片的电源消耗低于在该待机模式之该控制芯片的电源消耗。
29.如权利要求28所述的内存装置的节能控制方法，还包括：
在该睡眠模式中，侦测该主机是否发送一休眠命令；以及
若是，输出传送至该特定电路群组的内部时钟信号，并关闭供给至一内存单元的部分电源，使得控制芯片进入一休眠模式，其中该内存单元用以储存数据储存命令与数据读取命令。
30.如权利要求24所述的内存装置的节能控制方法，还包括：
在该待机模式中，透过该特定电路群组之一中央处理单元用以判断该主机是否发送一休眠命令；
当该主机发送该休眠命令时，停止输出传送至该特定电路群组以及该内存控制单元的内部时钟信号，关闭供给至一内存单元的部分电源，并控制该控制芯片进入一休眠模式，其中该内存单元用以储存数据储存命令与数据读取命令。
31.如权利要求23所述的内存装置的节能控制方法，还包括：
在进入该待机模式后，当该主机发送该处理命令时，输出传送至该特定电路群组以及该内存控制单元的内部时钟信号，以唤醒该特定电路群组以及该内存控制单元，以进入该正常模式。
32.如权利要求23所述的内存装置的节能控制方法，还包括：
在该待机模式下依据一预先设定信号由该待机模式选择进入一睡眠模式或一休眠模式，其中在该休眠模式之该控制芯片的电源消耗低于在该睡眠模式之该控制芯片的电源消耗，并且该睡眠模式之该控制芯片的电源消耗低于在该待机模式之该控制芯片的电源消耗。
33.如权利要求19所述的内存装置的节能控制方法，还包括：
在该正常模式下接收到该主机发送一休眠命令或一电源关闭命令时，该控制芯片直接进入一休眠模式，在该休眠模式为该控制芯片的电源消耗最低的运作模式。
CN201610322497.8A 2016-03-30 2016-05-16 内存装置及其节能控制方法 Active CN106020417B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105110067A TWI581092B (zh) 2016-03-30 2016-03-30 記憶體裝置及其節能控制方法
TW105110067 2016-03-30

Publications (2)

Publication Number Publication Date
CN106020417A CN106020417A (zh) 2016-10-12
CN106020417B true CN106020417B (zh) 2018-11-02

Family

ID=57098276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610322497.8A Active CN106020417B (zh) 2016-03-30 2016-05-16 内存装置及其节能控制方法

Country Status (3)

Country Link
US (1) US10216250B2 (zh)
CN (1) CN106020417B (zh)
TW (1) TWI581092B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10447461B2 (en) * 2015-12-01 2019-10-15 Infineon Technologies Austria Ag Accessing data via different clocks
CN107273041A (zh) * 2016-04-07 2017-10-20 株式会社东芝 存储装置以及该装置中的数据保存方法
TWI636363B (zh) 2017-08-08 2018-09-21 慧榮科技股份有限公司 用來於一記憶裝置中進行動態資源管理之方法以及記憶裝置及其控制器
US10572388B2 (en) 2017-08-30 2020-02-25 Micron Technology, Inc. Managed NVM adaptive cache management
TWI831611B (zh) * 2023-02-14 2024-02-01 新唐科技股份有限公司 微控制器及其控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101427198A (zh) * 1999-09-15 2009-05-06 皇家菲利浦电子有限公司 在控制域网微控制器中节省电耗的方法和采用该方法的控制域网微控制器
CN101504567A (zh) * 2009-01-21 2009-08-12 北京红旗胜利科技发展有限责任公司 一种cpu、cpu指令系统及降低cpu功耗的方法
CN102117099A (zh) * 2009-12-31 2011-07-06 苏州彭华信息技术有限公司 一种计算机内置式网络存储装置
CN103576826A (zh) * 2012-07-19 2014-02-12 国民技术股份有限公司 存储器控制方法、装置及存储器系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6442644B1 (en) * 1997-08-11 2002-08-27 Advanced Memory International, Inc. Memory system having synchronous-link DRAM (SLDRAM) devices and controller
US6788593B2 (en) * 2001-02-28 2004-09-07 Rambus, Inc. Asynchronous, high-bandwidth memory component using calibrated timing elements
JP2003308246A (ja) 2002-04-17 2003-10-31 Fujitsu Ltd メモリコントローラのクロック制御装置及び方法
US7206954B2 (en) * 2003-02-10 2007-04-17 Broadcom Corporation Reduced power consumption for embedded processor
US8117475B2 (en) * 2006-12-15 2012-02-14 Microchip Technology Incorporated Direct memory access controller
US8826051B2 (en) * 2010-07-26 2014-09-02 Apple Inc. Dynamic allocation of power budget to a system having non-volatile memory and a processor
US20130151755A1 (en) 2011-12-12 2013-06-13 Reuven Elhamias Non-Volatile Storage Systems with Go To Sleep Adaption
TWI459289B (zh) 2012-01-03 2014-11-01 Sk Hynix Inc Embedded memory card control system with no power sleep mode and its embedded memory card
TWI502604B (zh) 2012-05-09 2015-10-01 Acer Inc 記憶卡裝置、計算機系統及其固態硬碟控制方法
US9047237B2 (en) * 2012-08-03 2015-06-02 Cypress Semiconductor Corporation Power savings apparatus and method for memory device using delay locked loop
US9182811B2 (en) * 2012-12-19 2015-11-10 Apple Inc. Interfacing dynamic hardware power managed blocks and software power managed blocks
US9058898B1 (en) * 2014-04-21 2015-06-16 Global Unichip Corp. Apparatus for reducing read latency by adjusting clock and read control signals timings to a memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101427198A (zh) * 1999-09-15 2009-05-06 皇家菲利浦电子有限公司 在控制域网微控制器中节省电耗的方法和采用该方法的控制域网微控制器
CN101504567A (zh) * 2009-01-21 2009-08-12 北京红旗胜利科技发展有限责任公司 一种cpu、cpu指令系统及降低cpu功耗的方法
CN102117099A (zh) * 2009-12-31 2011-07-06 苏州彭华信息技术有限公司 一种计算机内置式网络存储装置
CN103576826A (zh) * 2012-07-19 2014-02-12 国民技术股份有限公司 存储器控制方法、装置及存储器系统

Also Published As

Publication number Publication date
US10216250B2 (en) 2019-02-26
TW201734706A (zh) 2017-10-01
TWI581092B (zh) 2017-05-01
CN106020417A (zh) 2016-10-12
US20170285718A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
CN106020721B (zh) 存储器装置及其节能控制方法
CN106020417B (zh) 内存装置及其节能控制方法
CN104700886B (zh) 具有电源状态传感器的存储器电路
US6657634B1 (en) Dynamic graphics and/or video memory power reducing circuit and method
CN107210057B (zh) 具有自刷新节电模式的固态驱动器
US7183825B2 (en) State retention within a data processing system
US7783905B2 (en) Method for reducing power consumption of a computer system in the working state
US9405350B2 (en) Memory control device, semiconductor device, and system board
US20050218943A1 (en) State retention within a data processing system
US20090158061A1 (en) Method and apparatus for on-demand power management
JP2009064456A (ja) 動的電圧制御方法および装置
CN108108797A (zh) 一种低功耗电路生成系统
US20080219083A1 (en) Semiconductor memory device and power control method thereof
CN103294641A (zh) 用于系统管理的有限状态机
CN102929381B (zh) 电子系统及其电源管理方法
CN112148662A (zh) 利用i2c地址匹配唤醒的低功耗芯片架构及唤醒方法
CN110244832A (zh) 半导体电路以及半导体系统
US10732697B2 (en) Voltage rail coupling sequencing based on upstream voltage rail coupling status
US8010818B2 (en) Power efficient method for controlling an oscillator in a low power synchronous system with an asynchronous I2C bus
KR20150133085A (ko) 직렬 통신 장치 및 그 방법
US10496298B2 (en) Configurable flush of data from volatile memory to non-volatile memory
TW202030593A (zh) 電子裝置及裝置喚醒方法
US11709524B2 (en) System-on-chip including dynamic power monitor and frequency controller and operating method thereof
US20210151083A1 (en) Power control of a memory device in connected standby state
CN117581189A (zh) 降低远存储器中的存储器功率使用

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant