CN112148662A - 利用i2c地址匹配唤醒的低功耗芯片架构及唤醒方法 - Google Patents
利用i2c地址匹配唤醒的低功耗芯片架构及唤醒方法 Download PDFInfo
- Publication number
- CN112148662A CN112148662A CN202010827718.3A CN202010827718A CN112148662A CN 112148662 A CN112148662 A CN 112148662A CN 202010827718 A CN202010827718 A CN 202010827718A CN 112148662 A CN112148662 A CN 112148662A
- Authority
- CN
- China
- Prior art keywords
- power
- low
- address matching
- chip
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 230000014759 maintenance of location Effects 0.000 claims abstract description 7
- 230000006870 function Effects 0.000 claims abstract description 5
- 230000001960 triggered effect Effects 0.000 claims abstract description 5
- 230000005540 biological transmission Effects 0.000 claims description 13
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 11
- 230000002618 waking effect Effects 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 6
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 claims description 5
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 claims description 5
- 230000007246 mechanism Effects 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 239000004744 fabric Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 4
- 230000006399 behavior Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/404—Coupling between buses using bus bridges with address mapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Sources (AREA)
Abstract
本发明涉及集成电路技术领域，具体涉及一种利用I2C地址匹配唤醒的低功耗芯片架构及唤醒方法，包括：实现片上系统主要功能的PD_SOC电源域；实现整体的上下电、各组分别retention和powerdown多种低功耗模式的组合的PD_RAM电源域；实现全局配置、全局时钟复位和功耗管理的PD_LPM电源域；实现always on域的全局配置、低频时钟和全局复位、唤醒和电源/功耗管理的PD_AON电源域。本发明通过设置I2C从机地址匹配模块，使I2C从机低功耗芯片处于最低功耗模式，利用I2C的SCL和SDA来驱动I2C从机地址匹配模块，当地址匹配时，触发I2C从机低功耗芯片从低功耗模式退出至工作模式，在完全不增加系统集成成本的情况下，I2C从机低功耗芯片能使用最低功耗模式，解决了传统设计不能兼顾功耗和系统集成成本的缺陷。
Description
技术领域
本发明涉及集成电路技术领域，具体涉及一种利用I2C地址匹配唤醒的低功耗芯片架构及唤醒方法。
背景技术
作为I2C从机地位的低功耗芯片，在没有事务需要处理时，为了降低功耗，需要进入低功耗模式。同时，为了能随时响应I2C主机的指令，传统设计有两种方式：1，不进入最低功耗模式，而是进入一种功耗中等的待机模式，以便在收到来自I2C主机指令时能及时响应；2，设置一个专用的唤醒管脚，当I2C主机需要访问该I2C从机低功耗芯片时，需要通过专用唤醒管脚，触发I2C从机低功耗芯片从低功耗模式退出至工作模式，然后才能进行I2C通信。传统设计是分别在功耗和系统集成成本两者中，选择其一而牺牲另一的方法，其中方法1的缺点是无法将功耗降到理想状态，而方法2则增加了专用唤醒管脚，流程上也变得复杂，缺点是明显增加了系统的集成成本。
发明内容
针对现有技术的不足，本发明公开了一种利用I2C地址匹配唤醒的低功耗芯片架构及唤醒方法，用于解决现有设计包括I2C从机、智能计量表或者便携式设备等在内的需要超低功耗运行的系统中，作为I2C从机地位的低功耗芯片，需要对I2C主机的指令随时响应，不能兼顾功耗和系统集成成本的缺陷的问题。
本发明通过以下技术方案予以实现：
第一方面，本发明公开了一种利用I2C地址匹配唤醒的低功耗芯片架构，所述构架电源网络的组件包括外部供电管脚VCC1和VCC2、LDO-SOC、LDO-AON、BGP、PSW1及PSW2，其特征在于，包括：
实现片上系统主要功能的PD_SOC电源域；
实现整体的上下电、各组分别retention和powerdown多种低功耗模式的组合的PD_RAM电源域；
实现全局配置、全局时钟复位和功耗管理的PD_LPM电源域；
实现always on域的全局配置、低频时钟和全局复位、唤醒和电源/功耗管理的PD_AON电源域。
更进一步的，所述PD_SOC电源域包括CPU、存储器、总线、DMA和外设在内的片上系统的组件。
更进一步的，所述PD_RAM电源域包括一组带retention和powerdown模式的SRAM在内的组件，所述PD_RAM电源域用于应对不同场景对存储器的需求。
更进一步的，所述PD_LPM电源域包括系统控制寄存器、功耗管理单元PMU_LP、RC振荡器和锁相环在内的组件。
更进一步的，所述PD_AON电源域包括APB异步桥、系统控制寄存器、低功耗唤醒计时器、实时时钟RTC、功耗管理单元PMU_AON、低频振荡器时钟、LDO-SOC、LDO-AON、上电复位POR、电源检测和掉电保护PDR/PVD在内的组件。
第二方面，本发明公开一种利用I2C地址匹配唤醒低功耗芯片架构的方法，所述方法执行时使用第一方面所述的利用I2C地址匹配唤醒的低功耗芯片架构，其特征在于，所述方法首先定义低功耗模式Sleep_1和Sleep_2，在Sleep_1模式和Sleep_2模式时，PD_SOC掉电，PD_AON的I2C_adr_dec从机地址匹配模块被启动，此时利用I2C从机地址匹配模块I2C_adr_dec，在不需要时钟的情况下完成I2C从机地址匹配，并产生唤醒信号触发芯片退出低功耗模式。
更进一步的，所述Sleep_1模式下RCOSC32K保持工作状态，PD_AON的RTC模块和Wakeup timer模块均运行，都可作为I2C从机低功耗芯片的自我唤醒源，触发芯片从Sleep_1模式退出至正常工作模式。
更进一步的，所述Sleep_2模式下RCOSC32K停止工作，PD_AON的RTC模块和Wakeuptimer模块均停止运行，通过包括I2C_adr_dec在内的外部触发源触发芯片从Sleep_2模式退出至正常工作模式。
更进一步的，所述PD_AON的从机地址匹配模块I2C_adr_dec中，首先定义时钟，使SDA和SCL的输入信号的clock path和data path分开，分别在检测到起始位和Start bit和停止位Stop bit检测时输出有效信号，并输出至复位产生模块Rst_gen；
其主状态机模块Main_state由定义的时钟驱动，并由复位产生模块Rst_gen的输出作为复位信号，输出至唤醒信号产生模块Wkp_gen，唤醒信号产生模块Wkp_gen在SCL线的bit1至bit7时将SDA的值接收下来，并与预置的本芯片I2C从机地址值进行匹配，若未匹配上，忽略后续的传输；若能匹配上，立即产生唤醒型号wakeup_signal至PMU_AON，由PMU_AON唤醒LDO-SOC和时钟模块。
更进一步的，在从机地址匹配上的情况下，唤醒信号产生模块Wkp_gen在SCL线的bit8时记录下读写控制bit信息，在bit9时，通过控制SDA输出0来产生应答信号ACK，在ACK信号之后，唤醒信号产生模块Wkp_gen通过控制SCL输出0的方式，利用I2C协议的byte-level的时钟同步机制，将I2C传输暂停，等待LDO-SOC完成启动后，CPU运行软件来释放SCL的输出，之后的I2C传输由PD_SOC的I2C完成，I2C_adr_dec模块被bypass，并等待停止位Stop bit，产生复位将自己复位。
本发明的有益效果为：
本发明通过在常开的always-on域设置一个专用的I2C从机地址匹配模块，能在没有事务需要处理时，使I2C从机低功耗芯片处于最低功耗模式，关闭大部分的电源和所有的时钟，巧妙利用I2C的SCL和SDA来驱动I2C从机地址匹配模块，当地址匹配时，才触发I2C从机低功耗芯片从低功耗模式退出至工作模式，本发明在完全不增加系统集成成本的情况下，I2C从机低功耗芯片能使用最低功耗模式，解决了传统设计不能兼顾功耗和系统集成成本的缺陷。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是一种利用I2C地址匹配唤醒的低功耗芯片架构结构图；
图2是本发明实施例不同的电源域的各自专用的供电源结构图；
图3是本发明实施例I2C从机低功耗芯片的各个功耗模式的切换图；
图4是本发明实施例I2C协议的起始位Start bit和停止位Stop bit的运行图；
图5是本发明实施例I2C协议的从起始位Start bit后运行图；
图6是本发明实施例PD_AON的I2C_adr_dec模块运行图；
图7是本发明实施例PD_AON的I2C_adr_dec模块结构图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
本实施例公开了一种利用I2C地址匹配唤醒的低功耗芯片架构，参见图1所示，以该架构设计的I2C从机低功耗芯片包括PD_SOC电源域(101)、PD_RAM电源域(102)、PD_LPM电源域(103)和PD_AON电源域(104)共四个电源域组成。四个电源域的描叙如下所示：
PD_SOC电源域(101)：包括CPU、存储器、总线、DMA和外设在内的片上系统的组件，是实现片上系统主要功能的部分；
PD_RAM电源域(102)：包括一组带retention和powerdown模式的SRAM在内的组件，能实现整体的上下电、各组分别retention和powerdown等多种低功耗模式的组合，是实现灵活应对不同场景对存储器的需求的部分。
PD_LPM电源域(103)：包括系统控制寄存器、功耗管理单元PMU_LP(106)、RC振荡器(107)和锁相环(108)在内的组件，是实现全局配置、全局时钟复位和功耗管理的部分；
PD_AON电源域(104)：包括APB异步桥、系统控制寄存器、低功耗唤醒计时器、实时时钟RTC、功耗管理单元PMU_AON(109)、低频振荡器时钟、LDO-SOC(110)、LDO-AON(111)、上电复位POR、电源检测和掉电保护PDR/PVD在内的组件，是实现always on域的全局配置、低频时钟和全局复位、唤醒和电源/功耗管理的部分。
根据上述的电源域划分，不同的电源域有各自专用的供电源，参见图2所示，电源网络的组件包括两个外部供电管脚VCC1和VCC2、LDO-SOC(110)、LDO-AON(111)、BGP(113)、PSW1(201)和PSW2(202)。
具体的，两个外部供电管脚VCC1和VCC2的电压分别为VCC1:3V和VCC2:1.2V；
LDO-SOC(110)是一个为PD_SOC(101)、PD_RAM(102)和PD_LPM(103)，3个电源域提供电源的供电源组件。
BGP(113)为带隙基准，提供0.8V的基准电压给LDO-SOC(110)和LDO-AON(111)；
LDO-AON(111)是第二个供电源组件，为always-on的PD_AON(104)供电；
PSW1(201)和PSW2(202)为2个powerswitch组件，在PD_LPM(103)的PMU_LP(106)模块的数字逻辑控制下，实现对PD_SOC(101)和PD_RAM(102)等2个电源域的供电做开关的功能。
实施例2
本实施例公开了一种利用I2C地址匹配唤醒的低功耗芯片架构的I2C从机低功耗芯片的具体工作过程和原理；
本发明实施例中一种I2C从机低功耗芯片，共有6个功耗模式，各个供电源在不同功耗模式下的工作情况，参见下表所示:
表1供电源组件行为
各个电源域在不同功耗模式下的工作情况，参见下表所示:
表2电源域行为
本发明实施例公开的一种I2C从机低功耗芯片，各个功耗模式的切换如图3所示。当需要在各个低功耗模式之间转换时，都需要先回到Normal mode。从Normal mode进入各个模式的方式是cpu运行软件，向PMU_LP(106)或者PMU_AON(109)写响应的指令串的方式。从各个低功耗模式退出至Normal mode共有3种方式，图3中数字分别代表：
①：定时器、RTC等自我唤醒源；
②：I2C从机地址匹配唤醒源、gpio等外部唤醒源；
③：CPU运行软件唤醒。
在5个功耗中，将重点关注Sleep模式，该模式有Sleep_1和Sleep_2两个子模式，从表1和表2可以看出，无论在供电源组件还是在电源域的行为上，这两个模式都完全相同，所不同的是在唤醒源和动态功耗上的差别。
实施例3
本实施例公开一种利用I2C地址匹配唤醒低功耗芯片架构的方法，首先定义低功耗模式Sleep_1和Sleep_2，在Sleep_1模式和Sleep_2模式时，PD_SOC掉电，PD_AON的I2C_adr_dec从机地址匹配模块被启动，此时利用I2C从机地址匹配模块I2C_adr_dec，在不需要时钟的情况下完成I2C从机地址匹配，并产生唤醒信号触发芯片退出低功耗模式。
Sleep_1模式下RCOSC32K(119)仍然工作，PD_AON(104)的RTC模块和Wakeup timer模块也都能运行，都可以作为I2C从机低功耗芯片的自我唤醒源，触发芯片从Sleep_1模式退出至正常工作模式。
Sleep_2模式下RCOSC32K(119)停止工作，PD_AON(104)的RTC模块和Wakeup timer模块也都停止运行，I2C从机低功耗芯片已无自我唤醒源，只有包括I2C_adr_dec(114)在内的外部触发源，能触发芯片从Sleep_2模式退出至正常工作模式。该模式下，由于LDO_SOC(110)已关闭，同时，由它供电的PD_SOC(101)、PD_RAM(102)和PD_LPM(103)3个电源域全部被掉电。PD_AON(104)的时钟模块RCOSC32K(119)停止工作，已没有任何动态功耗，数字电路的时序已不需要关注，能接受更低的电压，在本实施例中LDO-AON(111)的输出，可动态地调整到相对于正常工作时更低的电压，可调整范围从70％至100％，缺省为90％，更低的电压带来更低的功耗。所以，这是一种极低功耗的模式。
通过以上对I2C从机低功耗芯片的低功耗架构的描述，在Sleep_1和Sleep_2两个第低功耗模式下，实现了超低功耗的目标。下面将详细描述在Sleep_1和Sleep_2两个低功耗模式下及时响应I2C主机指令的过程。
I2C协议的起始位Start bit和停止位Stop bit如图4所示，特点是在SCL线为高时，出现了SDA的跳变沿，其中，SCL线为高时，SDA出现了从高至低的下降沿，则为起始位Start bit；SCL线为高时，SDA出现了从低至高的上升沿，则为停止位Stop bit。
I2C协议的传输帧的第一个byte固定为主机发出，内容为要访问的从机的地址编码，因为是广播发出，所有从机都能接收到，但只有地址匹配上的从机需要真正进行通信。如图5所示，从起始位Start bit后，第1至第7个bit为主机要访问的从机的地址编码，第8bit为本次访问是读操作或是写操作的控制位，第9bit为地址相匹配的从机的应答位。由此可知，接收并匹配传输帧的第一个byte就是PD_AON(104)的I2C_adr_dec(114)模块要完成的工作。
本发明实施例在正常工作模式Normal mode时，所有I2C通信都由PD_SOC(101)的I2C(105)完成，PD_AON(104)的I2C_adr_dec(114)模块被关闭。在Sleep_1模式和Sleep_2模式时，由于PD_SOC(101)被掉电，I2C(105)无法工作，此时，PD_AON(104)的I2C_adr_dec(114)模块被启动。
实施例4
本实施例公开PD_AON(104)的I2C_adr_dec(114)模块架构如图7所示，首先需要在图7中例化buffer(201),inverter(202)和buffer(203)，并在a,b,c这三个点定义时钟，使SDA和SCL的输入信号的clock path和data path分开，St_Sp_dec(116)为起始位Start bit和停止位Stop bit检测模块，分别在检测到起始位Start bit和停止位Stop bit检测时输出有效信号，并输出至复位产生模块Rst_gen(117)。主状态机模块Main_state(118)由图7中c点定义的时钟驱动，并由复位产生模块Rst_gen(117)的输出作为复位信号，在如图6中的第一个byte的接收过程中产生不同的状态，并输出至唤醒信号产生模块Wkp_gen(115)。唤醒信号产生模块Wkp_gen(115)在SCL线的bit1至bit7时，将SDA的值接收下来，并与预置的本芯片I2C从机地址值进行匹配，若未匹配上，则说明I2C主机当前访问的并不是本芯片，可以忽略后续的传输；若能匹配上，则说明I2C主机当前访问的正是本芯片，可以立即产生唤醒型号wakeup_signal至PMU_AON(109)，由PMU_AON(109)唤醒LDO-SOC(110)和时钟模块(仅Sleep_2需要，Sleep_1则不需要唤醒)。在从机地址匹配上的情况下，唤醒信号产生模块Wkp_gen(115)在SCL线的bit8时记录下读写控制bit信息，在bit9时，通过控制SDA输出0来产生应答信号ACK。
如图6所示，在ACK信号之后，唤醒信号产生模块Wkp_gen(115)还将通过控制SCL输出0的方式，利用I2C协议的byte-level的时钟同步机制，将I2C传输暂停，等待LDO-SOC(110)完成启动后，CPU运行软件来释放SCL的输出。而之后的I2C传输将由PD_SOC(101)的I2C(105)完成，I2C_adr_dec(114)模块被bypass，并等待停止位Stop bit，产生复位将自己复位。
通过以上对I2C从机低功耗芯片的I2C从机地址匹配模块I2C_adr_dec(114)的详细描述，在Sleep_1和Sleep_2两个低功耗模式下均能及时响应I2C主机指令，并且不需要增加专用唤醒管脚，也不需要正常I2C通信之外的流程，I2C主机感受不到I2C从机低功耗芯片的功耗模式的变化，实现了控制系统集成成本的目标。
综上，本发明提供了一种I2C从机低功耗芯片的架构，以及由此而定义的两种低功耗模式Sleep_1和Sleep_2。这种架构以及基于此而定义出的低功耗模式，利用特有的I2C从机地址匹配模块I2C_adr_dec(114)，在不需要时钟的情况下能完成I2C从机地址匹配，并产生唤醒信号触发芯片退出低功耗模式。
解决了传统I2C从机低功耗芯片低功耗模式下，低功耗级别和系统集成成本不能兼顾的问题，使得I2C从机低功耗芯片在没有事务处理时，能进入到极低功耗模块，并在I2C主机指令来临时及时响应，兼顾了低功耗级别和系统集成成本两个需求，最终在产品使用过程中降低了整体功耗，满足了人们对延长电子产品续航时间的需求，促进电子产品的更广泛应用。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种利用I2C地址匹配唤醒的低功耗芯片架构，所述构架电源网络的组件包括外部供电管脚VCC1和VCC2、LDO-SOC、LDO-AON、BGP、PSW1及PSW2，其特征在于，包括：
实现片上系统主要功能的PD_SOC电源域；
实现整体的上下电、各组分别retention和powerdown多种低功耗模式的组合的PD_RAM电源域；
实现全局配置、全局时钟复位和功耗管理的PD_LPM电源域；
实现always on域的全局配置、低频时钟和全局复位、唤醒和电源/功耗管理的PD_AON电源域。
2.根据权利要求1所述的利用I2C地址匹配唤醒的低功耗芯片架构，其特征在于，所述PD_SOC电源域包括CPU、存储器、总线、DMA和外设在内的片上系统的组件。
3.根据权利要求1所述的利用I2C地址匹配唤醒的低功耗芯片架构，其特征在于，所述PD_RAM电源域包括一组带retention和powerdown模式的SRAM在内的组件，所述PD_RAM电源域用于应对不同场景对存储器的需求。
4.根据权利要求1所述的利用I2C地址匹配唤醒的低功耗芯片架构，其特征在于，所述PD_LPM电源域包括系统控制寄存器、功耗管理单元PMU_LP、RC振荡器和锁相环在内的组件。
5.根据权利要求1所述的利用I2C地址匹配唤醒的低功耗芯片架构，其特征在于，所述PD_AON电源域包括APB异步桥、系统控制寄存器、低功耗唤醒计时器、实时时钟RTC、功耗管理单元PMU_AON、低频振荡器时钟、LDO-SOC、LDO-AON、上电复位POR、电源检测和掉电保护PDR/PVD在内的组件。
6.一种利用I2C地址匹配唤醒低功耗芯片架构的方法，所述方法执行时使用如权利要求1-5任一项所述的利用I2C地址匹配唤醒的低功耗芯片架构，其特征在于，所述方法首先定义低功耗模式Sleep_1和Sleep_2，在Sleep_1模式和Sleep_2模式时，PD_SOC掉电，PD_AON的I2C_adr_dec从机地址匹配模块被启动，此时利用I2C从机地址匹配模块I2C_adr_dec，在不需要时钟的情况下完成I2C从机地址匹配，并产生唤醒信号触发芯片退出低功耗模式。
7.根据权利要求6所述的利用I2C地址匹配唤醒低功耗芯片架构的方法，其特征在于，所述Sleep_1模式下RCOSC32K保持工作状态，PD_AON的RTC模块和Wakeup timer模块均运行，都可作为I2C从机低功耗芯片的自我唤醒源，触发芯片从Sleep_1模式退出至正常工作模式。
8.根据权利要求6所述的利用I2C地址匹配唤醒低功耗芯片架构的方法，其特征在于，所述Sleep_2模式下RCOSC32K停止工作，PD_AON的RTC模块和Wakeup timer模块均停止运行，通过包括I2C_adr_dec在内的外部触发源触发芯片从Sleep_2模式退出至正常工作模式。
9.根据权利要求6所述的利用I2C地址匹配唤醒低功耗芯片架构的方法，其特征在于，所述PD_AON的从机地址匹配模块I2C_adr_dec中，首先定义时钟，使SDA和SCL的输入信号的clock path和data path分开，分别在检测到起始位和Start bit和停止位Stop bit检测时输出有效信号，并输出至复位产生模块Rst_gen；
其主状态机模块Main_state由定义的时钟驱动，并由复位产生模块Rst_gen的输出作为复位信号，输出至唤醒信号产生模块Wkp_gen，唤醒信号产生模块Wkp_gen在SCL线的bit1至bit7时将SDA的值接收下来，并与预置的本芯片I2C从机地址值进行匹配，若未匹配上，忽略后续的传输；若能匹配上，立即产生唤醒型号wakeup_signal至PMU_AON，由PMU_AON唤醒LDO-SOC和时钟模块。
10.根据权利要求9所述的利用I2C地址匹配唤醒低功耗芯片架构的方法，其特征在于，在从机地址匹配上的情况下，唤醒信号产生模块Wkp_gen在SCL线的bit8时记录下读写控制bit信息，在bit9时，通过控制SDA输出0来产生应答信号ACK，在ACK信号之后，唤醒信号产生模块Wkp_gen通过控制SCL输出0的方式，利用I2C协议的byte-level的时钟同步机制，将I2C传输暂停，等待LDO-SOC完成启动后，CPU运行软件来释放SCL的输出，之后的I2C传输由PD_SOC的I2C完成，I2C_adr_dec模块被bypass，并等待停止位Stop bit，产生复位将自己复位。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010827718.3A CN112148662B (zh) | 2020-08-17 | 2020-08-17 | 利用i2c地址匹配唤醒的低功耗芯片架构及唤醒方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010827718.3A CN112148662B (zh) | 2020-08-17 | 2020-08-17 | 利用i2c地址匹配唤醒的低功耗芯片架构及唤醒方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112148662A true CN112148662A (zh) | 2020-12-29 |
| CN112148662B CN112148662B (zh) | 2024-02-09 |
Family
ID=73888812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010827718.3A Active CN112148662B (zh) | 2020-08-17 | 2020-08-17 | 利用i2c地址匹配唤醒的低功耗芯片架构及唤醒方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112148662B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112948312A (zh) * | 2021-04-19 | 2021-06-11 | 深圳市航顺芯片技术研发有限公司 | 芯片控制方法、装置、智能终端及计算机可读存储介质 |
| CN114637386A (zh) * | 2022-03-24 | 2022-06-17 | 南京英锐创电子科技有限公司 | 低功耗调试通路的处理方法、调试系统及电子设备 |
| CN115714908A (zh) * | 2021-08-20 | 2023-02-24 | 荣耀终端有限公司 | 工作模式的切换控制方法、电子设备及可读存储介质 |
| CN116028414A (zh) * | 2023-03-28 | 2023-04-28 | 拓尔微电子股份有限公司 | 功耗控制电路和控制装置 |
| CN116360859A (zh) * | 2023-03-31 | 2023-06-30 | 摩尔线程智能科技(北京)有限责任公司 | 电源域的访问方法、装置、设备及存储介质 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102163180A (zh) * | 2011-01-20 | 2011-08-24 | 电子科技大学 | 一种i2c总线接口电路模块及其控制方法 |
| CN102573114A (zh) * | 2010-12-27 | 2012-07-11 | 北京中电华大电子设计有限责任公司 | 一种无线局域网soc芯片的低功耗设计方法 |
| CN105426338A (zh) * | 2015-10-30 | 2016-03-23 | 深圳市芯海科技有限公司 | 一种i2c唤醒mcu电路及唤醒方法 |
| CN107678532A (zh) * | 2017-10-20 | 2018-02-09 | 苏州国芯科技有限公司 | 一种低功耗soc唤醒模块及低功耗soc |
| CN208638090U (zh) * | 2018-09-06 | 2019-03-22 | 杭州高特电子设备股份有限公司 | 一种基于低功耗的双路电源切换电路 |
| US20190129875A1 (en) * | 2017-11-02 | 2019-05-02 | Texas Instruments Incorporated | Digital bus activity monitor |
| CN110334445A (zh) * | 2019-07-05 | 2019-10-15 | 上海华虹集成电路有限责任公司 | 一种低功耗设计的控制方法 |
-
2020
- 2020-08-17 CN CN202010827718.3A patent/CN112148662B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102573114A (zh) * | 2010-12-27 | 2012-07-11 | 北京中电华大电子设计有限责任公司 | 一种无线局域网soc芯片的低功耗设计方法 |
| CN102163180A (zh) * | 2011-01-20 | 2011-08-24 | 电子科技大学 | 一种i2c总线接口电路模块及其控制方法 |
| CN105426338A (zh) * | 2015-10-30 | 2016-03-23 | 深圳市芯海科技有限公司 | 一种i2c唤醒mcu电路及唤醒方法 |
| CN107678532A (zh) * | 2017-10-20 | 2018-02-09 | 苏州国芯科技有限公司 | 一种低功耗soc唤醒模块及低功耗soc |
| US20190129875A1 (en) * | 2017-11-02 | 2019-05-02 | Texas Instruments Incorporated | Digital bus activity monitor |
| CN111316252A (zh) * | 2017-11-02 | 2020-06-19 | 德州仪器公司 | 数字总线活动监视器 |
| CN208638090U (zh) * | 2018-09-06 | 2019-03-22 | 杭州高特电子设备股份有限公司 | 一种基于低功耗的双路电源切换电路 |
| CN110334445A (zh) * | 2019-07-05 | 2019-10-15 | 上海华虹集成电路有限责任公司 | 一种低功耗设计的控制方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112948312A (zh) * | 2021-04-19 | 2021-06-11 | 深圳市航顺芯片技术研发有限公司 | 芯片控制方法、装置、智能终端及计算机可读存储介质 |
| CN115714908A (zh) * | 2021-08-20 | 2023-02-24 | 荣耀终端有限公司 | 工作模式的切换控制方法、电子设备及可读存储介质 |
| EP4287605A4 (en) * | 2021-08-20 | 2024-09-18 | Honor Device Co Ltd | OPERATION MODE SWITCHING CONTROL METHOD, ELECTRONIC DEVICE, AND READABLE RECORDING MEDIUM |
| CN114637386A (zh) * | 2022-03-24 | 2022-06-17 | 南京英锐创电子科技有限公司 | 低功耗调试通路的处理方法、调试系统及电子设备 |
| CN116028414A (zh) * | 2023-03-28 | 2023-04-28 | 拓尔微电子股份有限公司 | 功耗控制电路和控制装置 |
| CN116360859A (zh) * | 2023-03-31 | 2023-06-30 | 摩尔线程智能科技(北京)有限责任公司 | 电源域的访问方法、装置、设备及存储介质 |
| CN116360859B (zh) * | 2023-03-31 | 2024-01-26 | 摩尔线程智能科技(北京)有限责任公司 | 电源域的访问方法、装置、设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112148662B (zh) | 2024-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112148662B (zh) | 利用i2c地址匹配唤醒的低功耗芯片架构及唤醒方法 | |
| US6397338B2 (en) | Power management circuit that qualifies powergood disposal signal | |
| TWI464571B (zh) | A power saving electronic device for a computer motherboard in a standby dormant state and a computer motherboard | |
| CN102150102B (zh) | 具有低功率模式的电路 | |
| KR100488088B1 (ko) | 휴대용 컴퓨터의 전력 관리 방법 | |
| US7181188B2 (en) | Method and apparatus for entering a low power mode | |
| CN1442772B (zh) | 在执行实时应用的同时实现节电的方法 | |
| CN106020721B (zh) | 存储器装置及其节能控制方法 | |
| JP3974510B2 (ja) | コンピュータ装置、電力管理方法、およびプログラム | |
| US20070005995A1 (en) | Power management system for computing platform | |
| JP2003067092A (ja) | 中央処理装置用電源供給器 | |
| JP3150567U (ja) | コンピューターマザーボードのシャットダウン時の電力消費を減少させる電子装置 | |
| CN102306048A (zh) | 用于零电压处理器休眠状态的方法和设备 | |
| US20120042184A1 (en) | Computer motherboard capable of reducing power consumption in suspend | |
| TWI581092B (zh) | 記憶體裝置及其節能控制方法 | |
| CN112948312B (zh) | 芯片控制方法、装置、智能终端及计算机可读存储介质 | |
| CN111741518A (zh) | 一种WiFi芯片电路及WiFi装置 | |
| US6675303B1 (en) | PC card controller with advanced power management reset capabilities | |
| US5867718A (en) | Method and apparatus for waking up a computer system via a parallel port | |
| US20120278542A1 (en) | Computer system and sleep control method thereof | |
| TW201416844A (zh) | 電子系統及其電源管理方法 | |
| CN113253824B (zh) | 一种基于risc-v内核的mcu系统、供电方法以及终端设备 | |
| US7219248B2 (en) | Semiconductor integrated circuit operable to control power supply voltage | |
| CN112235850B (zh) | 一种物联网芯片的低功耗系统及方法 | |
| US7321980B2 (en) | Software power control of circuit modules in a shared and distributed DMA system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |