JP2003067092A - 中央処理装置用電源供給器 - Google Patents
中央処理装置用電源供給器Info
- Publication number
- JP2003067092A JP2003067092A JP2002197600A JP2002197600A JP2003067092A JP 2003067092 A JP2003067092 A JP 2003067092A JP 2002197600 A JP2002197600 A JP 2002197600A JP 2002197600 A JP2002197600 A JP 2002197600A JP 2003067092 A JP2003067092 A JP 2003067092A
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- central processing
- voltage
- mode
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Power Sources (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 ＣＰＵが低活動状態、軽負荷状態またはその
両方の場合すべてに属するときの電力効率が低下するこ
とを防止することにより効率を改善するＣＰＵ用電源を
提供し、ＣＰＵの電力消耗を減少させてバッテリ寿命を
延長させるとともに、供給電源と降圧された供給電圧を
出力するＣＰＵ用電源を提供する。 【解決手段】 ＣＰＵ用電源はＣＰＵが高活動モードの
間ＣＰＵに第１レベルの電源を供給するＤＣ／ＤＣコン
バータと、ＣＰＵが低活動モードの間ＣＰＵに第１レベ
ルより低い第２レベルの電源を供給するＬＤＯレギュレ
ータ回路を含む。ＬＤＯレギュレータ回路はＣＰＵが軽
負荷または低活動モードであるとき効率が高い。上記の
電源供給構成では、ＣＰＵが低活動モードにあるとき、
ＬＤＯレギュレータ回路が効率低下を防止してＣＰＵの
電力消耗を減らしてバッテリ寿命を延長させる。
両方の場合すべてに属するときの電力効率が低下するこ
とを防止することにより効率を改善するＣＰＵ用電源を
提供し、ＣＰＵの電力消耗を減少させてバッテリ寿命を
延長させるとともに、供給電源と降圧された供給電圧を
出力するＣＰＵ用電源を提供する。 【解決手段】 ＣＰＵ用電源はＣＰＵが高活動モードの
間ＣＰＵに第１レベルの電源を供給するＤＣ／ＤＣコン
バータと、ＣＰＵが低活動モードの間ＣＰＵに第１レベ
ルより低い第２レベルの電源を供給するＬＤＯレギュレ
ータ回路を含む。ＬＤＯレギュレータ回路はＣＰＵが軽
負荷または低活動モードであるとき効率が高い。上記の
電源供給構成では、ＣＰＵが低活動モードにあるとき、
ＬＤＯレギュレータ回路が効率低下を防止してＣＰＵの
電力消耗を減らしてバッテリ寿命を延長させる。
Description
【０００１】
【発明の属する技術分野】本発明は中央処理装置（ｃｅ
ｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ:ＣＰ
Ｕ）に係り、さらに具体的には中央処理装置に電力を供
給する回路に関する。
ｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ:ＣＰ
Ｕ）に係り、さらに具体的には中央処理装置に電力を供
給する回路に関する。
【０００２】
【従来の技術】ＡＣＰＩ（Ａｄｖａｎｃｅｄ Ｃｏｎｆ
ｉｇｕｒａｔｉｏｎ ａｎｄ Ｐｏｗｅｒ Ｉｎｔｅｒ
ｆａｃｅ）は、ＰＣハードウェア、オペレーティング・
システム、ソフトウェア及び周辺機器インタフェースを
包括する電力供給に対する業界開放型ソリューションで
ある。ＡＣＰＩはインテル、マイクロソフト及び東芝が
開発したものであって、ＯＳ、マザーボード・ハードウ
ェア及び周辺装置例えば、ＣＤ−ＲＯＭ、ハードディス
ク・ドライブなどが電力使用に対して相互にコミュニケ
ーションができるように支援する。
ｉｇｕｒａｔｉｏｎ ａｎｄ Ｐｏｗｅｒ Ｉｎｔｅｒ
ｆａｃｅ）は、ＰＣハードウェア、オペレーティング・
システム、ソフトウェア及び周辺機器インタフェースを
包括する電力供給に対する業界開放型ソリューションで
ある。ＡＣＰＩはインテル、マイクロソフト及び東芝が
開発したものであって、ＯＳ、マザーボード・ハードウ
ェア及び周辺装置例えば、ＣＤ−ＲＯＭ、ハードディス
ク・ドライブなどが電力使用に対して相互にコミュニケ
ーションができるように支援する。
【０００３】本発明に関連する電力管理システムは、Ｂ
ＩＯＳをベースにしていたために設備が一定な非稼動期
間を経てはじめて電源供給を中断することができたが、
ＡＣＰＩの主要目標はＯＳＰＭ（Ｏｐｅｒａｔｉｎｇ
Ｓｙｓｔｅｍ Ｄｉｒｅｃｔｅｄ Ｐｏｗｅｒ Ｍａｎ
ａｇｅｍｅｎｔ）を支援してＯＳがすべての電源活動を
管理できるようにすることによって、必要な時のみ装置
に電力を供給できるようにする。
ＩＯＳをベースにしていたために設備が一定な非稼動期
間を経てはじめて電源供給を中断することができたが、
ＡＣＰＩの主要目標はＯＳＰＭ（Ｏｐｅｒａｔｉｎｇ
Ｓｙｓｔｅｍ Ｄｉｒｅｃｔｅｄ Ｐｏｗｅｒ Ｍａｎ
ａｇｅｍｅｎｔ）を支援してＯＳがすべての電源活動を
管理できるようにすることによって、必要な時のみ装置
に電力を供給できるようにする。
【０００４】１９９６年発表されたＡＣＰＩはＣＰＵの
電源状態（ｐｏｗｅｒ ｓｔａｔｅ）をＣ０、Ｃ１、Ｃ
２、及びＣ３で定義している。Ｃ０はノーマル状態（ｎ
ｏｒｍａｌ ｓｔａｔｅ）、Ｃ１は停止状態（hａｌｔ
ｓｔａｔｅ）、Ｃ２はストップ・グラント状態（ｓｔ
ｏｐ−ｇｒａｎｔ ｓｔａｔｅ）、そしてＣ３はストッ
プ・クロック状態（ｓｔｏｐ ｃｌｏｃｋ ｓｔａｔ
ｅ）である。
電源状態（ｐｏｗｅｒ ｓｔａｔｅ）をＣ０、Ｃ１、Ｃ
２、及びＣ３で定義している。Ｃ０はノーマル状態（ｎ
ｏｒｍａｌ ｓｔａｔｅ）、Ｃ１は停止状態（hａｌｔ
ｓｔａｔｅ）、Ｃ２はストップ・グラント状態（ｓｔ
ｏｐ−ｇｒａｎｔ ｓｔａｔｅ）、そしてＣ３はストッ
プ・クロック状態（ｓｔｏｐ ｃｌｏｃｋ ｓｔａｔ
ｅ）である。
【０００５】Ｃ２状態で、ＣＰＵはキャッシュ関連性を
維持するためのスヌーピング（ｓｎｏｏｐｉｎｇ）動作
のような小電力または最小活動を遂行する。ディープス
リープ状態（ｄｅｅｐ ｓｌｅｅｐ ｓａｔｅ）である
Ｃ３状態では、外部クロックはＣＰＵに提供されないの
でＣＰＵ内のキャッシュメモリ（ｃａｃhｅ ｍｅｍｏ
ｒｙ）に貯蔵されたデータを維持する機能を除外したプ
ロセッサのすべての活動（ａｃｔｉｖｉｔｙ）が停止す
る。それゆえ、上記のＣ３ではＣ２に比べて電力消耗が
さらに減る。上述したようなＡＣＰＩはバッテリ寿命が
制限される携帯用システムで非常に有用である。
維持するためのスヌーピング（ｓｎｏｏｐｉｎｇ）動作
のような小電力または最小活動を遂行する。ディープス
リープ状態（ｄｅｅｐ ｓｌｅｅｐ ｓａｔｅ）である
Ｃ３状態では、外部クロックはＣＰＵに提供されないの
でＣＰＵ内のキャッシュメモリ（ｃａｃhｅ ｍｅｍｏ
ｒｙ）に貯蔵されたデータを維持する機能を除外したプ
ロセッサのすべての活動（ａｃｔｉｖｉｔｙ）が停止す
る。それゆえ、上記のＣ３ではＣ２に比べて電力消耗が
さらに減る。上述したようなＡＣＰＩはバッテリ寿命が
制限される携帯用システムで非常に有用である。
【０００６】最近インテル（Ｉｎｔｅｌ）社の進歩した
電圧整流技術であるＩＭＶＰII（Ｉｎｔｅｌ Ｍｏｂｉ
ｌｅ Ｖｏｌｔａｇｅ Ｐｏｓｉｔｉｏｎｉｎｇ）は新
しい電源状態であるＣ４、すなわち、ディーパースリー
プ状態（ｄｅｅｐｅｒ ｓｌｅｅｐ ｓｔａｔｅ）を電
源状態Ｃ０〜Ｃ３に追加してＣＰＵが作動しないときＣ
ＰＵに供給される電圧を低めることによって電力消費を
さらに節減している。
電圧整流技術であるＩＭＶＰII（Ｉｎｔｅｌ Ｍｏｂｉ
ｌｅ Ｖｏｌｔａｇｅ Ｐｏｓｉｔｉｏｎｉｎｇ）は新
しい電源状態であるＣ４、すなわち、ディーパースリー
プ状態（ｄｅｅｐｅｒ ｓｌｅｅｐ ｓｔａｔｅ）を電
源状態Ｃ０〜Ｃ３に追加してＣＰＵが作動しないときＣ
ＰＵに供給される電圧を低めることによって電力消費を
さらに節減している。
【０００７】図１は、一般的なコンピュータシステムの
ＣＰＵに電源を供給するスキーム（ｓｃhｅｍｅ）を示
すブロック図である。
ＣＰＵに電源を供給するスキーム（ｓｃhｅｍｅ）を示
すブロック図である。
【０００８】図１の電源供給器１０は、ＡＣアダプタま
たはバッテリのような電源１１とこの電源１１から提供
される直流（ｄｉｒｅｃｔ ｃｕｒｒｅｎｔ;ＤＣ）電
圧をＣＰＵ ２０に適合する直流電圧Ｖｃｏｒｅに変換
して出力するＤＣ／ＤＣコンバータ１２を含む。
たはバッテリのような電源１１とこの電源１１から提供
される直流（ｄｉｒｅｃｔ ｃｕｒｒｅｎｔ;ＤＣ）電
圧をＣＰＵ ２０に適合する直流電圧Ｖｃｏｒｅに変換
して出力するＤＣ／ＤＣコンバータ１２を含む。
【０００９】ＤＣ／ＤＣコンバータ１２は、サウス・ブ
リッジ（ｓｏｕｔh−ｂｒｉｄｇｅ）コントローラ（図
示せず）から提供されるＣＰＵ ２０の電源状態情報信
号ディープスリープ（ＤＥＥＰＳＬＥＥＰ）、ディーパ
ースリープ（ＤＥＥＰＥＲＳＬＥＥＰ）を受け入れてそ
れに対応するレベルの直流電圧をＣＰＵ ２０に提供す
る。例えば、ＣＰＵの電源状態がＣ０、Ｃ１、Ｃ２また
はＣ３の場合、ＤＣ／ＤＣコンバータ１２は電源１１か
ら提供された電圧、例えば３．３Ｖをノーマル電圧Ｖｃ
ｏｒｅ、例えばＡＣアダプタ／バッテリ・モード（Ａｄ
ａｐｔｅｒ／Ｂａｔｔｅｒｙ Ｍｏｄｅ）で１．１５〜
１．０５Ｖに変換してＣＰＵ ２０に提供する。
リッジ（ｓｏｕｔh−ｂｒｉｄｇｅ）コントローラ（図
示せず）から提供されるＣＰＵ ２０の電源状態情報信
号ディープスリープ（ＤＥＥＰＳＬＥＥＰ）、ディーパ
ースリープ（ＤＥＥＰＥＲＳＬＥＥＰ）を受け入れてそ
れに対応するレベルの直流電圧をＣＰＵ ２０に提供す
る。例えば、ＣＰＵの電源状態がＣ０、Ｃ１、Ｃ２また
はＣ３の場合、ＤＣ／ＤＣコンバータ１２は電源１１か
ら提供された電圧、例えば３．３Ｖをノーマル電圧Ｖｃ
ｏｒｅ、例えばＡＣアダプタ／バッテリ・モード（Ａｄ
ａｐｔｅｒ／Ｂａｔｔｅｒｙ Ｍｏｄｅ）で１．１５〜
１．０５Ｖに変換してＣＰＵ ２０に提供する。
【００１０】ＣＰＵ ２０がＣ０〜Ｃ３の電源状態にあ
るときは、上記の電源状態情報信号ＤＥＥＰＳＬＥＥ
Ｐ、ＤＥＥＰＥＲＳＬＥＥＰがすべてローレベル、例え
ば、論理‘０’であるかまたは各々がハイレベル、例え
ば、論理‘１’、とローレベルにあることになる。これ
とは異なり、上記の電源状態情報信号ＤＥＥＰＥＲＳＬ
ＥＥＰがハイレベル、すなわちＣＰＵの電源状態がＣ４
の場合であれば、すなわちＣ３状態で一定時間がさらに
経過した後の状態になる場合は、電源１１から提供され
た電圧Ｖｃｃを低電圧Ｖｃｏｒｅ例えば、０．８５Ｖに
変換してＣＰＵ２０に提供する。
るときは、上記の電源状態情報信号ＤＥＥＰＳＬＥＥ
Ｐ、ＤＥＥＰＥＲＳＬＥＥＰがすべてローレベル、例え
ば、論理‘０’であるかまたは各々がハイレベル、例え
ば、論理‘１’、とローレベルにあることになる。これ
とは異なり、上記の電源状態情報信号ＤＥＥＰＥＲＳＬ
ＥＥＰがハイレベル、すなわちＣＰＵの電源状態がＣ４
の場合であれば、すなわちＣ３状態で一定時間がさらに
経過した後の状態になる場合は、電源１１から提供され
た電圧Ｖｃｃを低電圧Ｖｃｏｒｅ例えば、０．８５Ｖに
変換してＣＰＵ２０に提供する。
【００１１】図２は、図１に示したＤＣ／ＤＣコンバー
タ１２の一例を示す図である。図２のＤＣ／ＤＣコンバ
ータ１２はＳＥＭＴＥＣＨ社で生産されるＳＣ１４７１
“Ｐｏｗｅｒ Ｓｕｐｐｌｙ Ｃｏｎｔｒｏｌｌｅｒ
ｆｏｒ ＰｏｒｔａｂｌｅＰｅｎｔｉｕｍ（登録商標）
IV Ｓｐｅｅｄ ＳｔｅｐTM Ｐｒｏｃｅｓｓｏｒｓ”
である電源制御器１４を含むが、この電源制御器１４は
電源状態情報信号ＤＥＥＰＳＬＥＥＰ、ＤＥＥＰＥＲＳ
ＬＥＥＰに応答して制御信号を発生する。ＤＣ／ＤＣコ
ンバータ１２は電源制御器１４のみならず、電源１１か
ら提供される電源電圧ＶｃｃとノードＮ１の間に形成さ
れた電流通路に設けられて電源制御器１４から出力され
る制御信号によって制御されるゲートを有するＮＭＯＳ
トランジスタＭＮ１、ノードＮ１と接地電圧Ｖｓｓの間
に形成された電流通路に設けられて電源制御器１４から
出力される制御信号によって制御されるゲートを有する
ＮＭＯＳトランジスタＭＮ２、ノードＮ１と変換された
ＤＣ電圧Ｖｃｏｒｅを出力する出力端子との間に直列に
連結されたインダクタＬ１と抵抗Ｒ１、そして出力端子
と接地電圧Ｖｓｓの間に連結されたキャパシタＣ１を含
む。
タ１２の一例を示す図である。図２のＤＣ／ＤＣコンバ
ータ１２はＳＥＭＴＥＣＨ社で生産されるＳＣ１４７１
“Ｐｏｗｅｒ Ｓｕｐｐｌｙ Ｃｏｎｔｒｏｌｌｅｒ
ｆｏｒ ＰｏｒｔａｂｌｅＰｅｎｔｉｕｍ（登録商標）
IV Ｓｐｅｅｄ ＳｔｅｐTM Ｐｒｏｃｅｓｓｏｒｓ”
である電源制御器１４を含むが、この電源制御器１４は
電源状態情報信号ＤＥＥＰＳＬＥＥＰ、ＤＥＥＰＥＲＳ
ＬＥＥＰに応答して制御信号を発生する。ＤＣ／ＤＣコ
ンバータ１２は電源制御器１４のみならず、電源１１か
ら提供される電源電圧ＶｃｃとノードＮ１の間に形成さ
れた電流通路に設けられて電源制御器１４から出力され
る制御信号によって制御されるゲートを有するＮＭＯＳ
トランジスタＭＮ１、ノードＮ１と接地電圧Ｖｓｓの間
に形成された電流通路に設けられて電源制御器１４から
出力される制御信号によって制御されるゲートを有する
ＮＭＯＳトランジスタＭＮ２、ノードＮ１と変換された
ＤＣ電圧Ｖｃｏｒｅを出力する出力端子との間に直列に
連結されたインダクタＬ１と抵抗Ｒ１、そして出力端子
と接地電圧Ｖｓｓの間に連結されたキャパシタＣ１を含
む。
【００１２】上述したような構成を有するＤＣ／ＤＣコ
ンバータ１２は、ディープスリープモードのみならずデ
ィーパースリープ（ｄｅｅｐｅｒ ｓｌｅｅｐ）モード
をも支援して、上記のディーパースリープモードの間に
はノーマル電圧例えば、１．１５−１．０５Ｖより低い
低電圧、例えば、０．８５Ｖを出力する。
ンバータ１２は、ディープスリープモードのみならずデ
ィーパースリープ（ｄｅｅｐｅｒ ｓｌｅｅｐ）モード
をも支援して、上記のディーパースリープモードの間に
はノーマル電圧例えば、１．１５−１．０５Ｖより低い
低電圧、例えば、０．８５Ｖを出力する。
【００１３】図３は、図１に示したＤＣ／ＤＣコンバー
タ１２の負荷（ｌｏａｄ）による効率特性を示す図であ
って、図４は一般的な携帯用コンピュータ内のＣＰＵの
活動状態による頻度数を示す図面である。
タ１２の負荷（ｌｏａｄ）による効率特性を示す図であ
って、図４は一般的な携帯用コンピュータ内のＣＰＵの
活動状態による頻度数を示す図面である。
【００１４】図２のＤＣ／ＤＣコンバータ１２は、図３
に示すように負荷の大きさが一定値より小さいとその電
力効率が非常に低い。すなわち、ＣＰＵ ２０がディー
プスリープまたはディーパースリープのような低活動状
態（ｌｏｗ ａｃｔｉｖｉｔｙ ｓｔａｔｅ）である時
のＤＣ／ＤＣコンバータ１２の効率は悪い。ＣＰＵ２０
が低活動状態である時は下記のような多様な要因によっ
てＤＣ／ＤＣコンバータ１２の効率が低くなる。すなわ
ち、第１は、電源制御器１４における電力損失、第２
は、トランジスタＭＮ１、ＭＮ２のスイッチング駆動電
力、第３は、トランジスタＭＮ１、ＭＮ２がターンオン
する時のドレーンとソース間の抵抗値（ＲDSCON）によ
る損失、そして第４は、電源安定化のためのフィードバ
ック用検出抵抗Ｒ１による損失、である。
に示すように負荷の大きさが一定値より小さいとその電
力効率が非常に低い。すなわち、ＣＰＵ ２０がディー
プスリープまたはディーパースリープのような低活動状
態（ｌｏｗ ａｃｔｉｖｉｔｙ ｓｔａｔｅ）である時
のＤＣ／ＤＣコンバータ１２の効率は悪い。ＣＰＵ２０
が低活動状態である時は下記のような多様な要因によっ
てＤＣ／ＤＣコンバータ１２の効率が低くなる。すなわ
ち、第１は、電源制御器１４における電力損失、第２
は、トランジスタＭＮ１、ＭＮ２のスイッチング駆動電
力、第３は、トランジスタＭＮ１、ＭＮ２がターンオン
する時のドレーンとソース間の抵抗値（ＲDSCON）によ
る損失、そして第４は、電源安定化のためのフィードバ
ック用検出抵抗Ｒ１による損失、である。
【００１５】さらに図４に示したように、一般的にＣＰ
Ｕ ２０は高活動状態である場合より低活動状態である
場合の方が頻度数がさらに大きい。これはユーザがコン
ピュータシステムを利用して特定作業を遂行するときキ
ー入力やマウス移動またはモニターに表示された情報を
読むのに必要な時間がＣＰＵ作動時間よりさらに多いと
いうことから容易に理解できることである。
Ｕ ２０は高活動状態である場合より低活動状態である
場合の方が頻度数がさらに大きい。これはユーザがコン
ピュータシステムを利用して特定作業を遂行するときキ
ー入力やマウス移動またはモニターに表示された情報を
読むのに必要な時間がＣＰＵ作動時間よりさらに多いと
いうことから容易に理解できることである。
【００１６】それゆえＣＰＵ ２０が低活動状態でも効
率が低下しない新しい電源供給スキームが本発明の関連
分野で要求されている。
率が低下しない新しい電源供給スキームが本発明の関連
分野で要求されている。
【００１７】
【発明が解決しようとする課題】本発明は上述したよう
な問題点を解決するために提案されたものであり、ＣＰ
Ｕが低活動状態、軽負荷状態またはその両方の場合すべ
てに属する時の電力効率を改善するＣＰＵ用電源供給器
を提供することにその目的がある。
な問題点を解決するために提案されたものであり、ＣＰ
Ｕが低活動状態、軽負荷状態またはその両方の場合すべ
てに属する時の電力効率を改善するＣＰＵ用電源供給器
を提供することにその目的がある。
【００１８】本発明のさらに他の目的は、効率が低下す
ることを防止するＣＰＵ用電源供給器を提供することに
ある。
ることを防止するＣＰＵ用電源供給器を提供することに
ある。
【００１９】本発明のさらに他の目的は、ＣＰＵの電力
消耗を減少させてバッテリ寿命を延長させるＣＰＵ用電
源供給器を提供することにある。
消耗を減少させてバッテリ寿命を延長させるＣＰＵ用電
源供給器を提供することにある。
【００２０】本発明のさらに他の目的は、供給電源と降
圧された供給電圧を受けるＣＰＵ用電源供給器を提供す
ることにある。
圧された供給電圧を受けるＣＰＵ用電源供給器を提供す
ることにある。
【００２１】
【課題を解決するための手段】上述したような目的を達
成するための本発明の中央処理装置用電源供給器は、前
記中央処理装置が高活動モードの間前記中央処理装置に
第１レベルの電源を供給する第１回路及び前記中央処理
装置が低活動モードの間前記中央処理装置に前記第１レ
ベルの電圧より低い第２レベルの電圧を供給する第２回
路を含んで構成されることを特徴とする。
成するための本発明の中央処理装置用電源供給器は、前
記中央処理装置が高活動モードの間前記中央処理装置に
第１レベルの電源を供給する第１回路及び前記中央処理
装置が低活動モードの間前記中央処理装置に前記第１レ
ベルの電圧より低い第２レベルの電圧を供給する第２回
路を含んで構成されることを特徴とする。
【００２２】本発明による中央処理装置用電源供給器を
含む携帯用コンピュータは、中央処理装置及び電源を前
記中央処理装置に供給する電源供給回路を含んで構成さ
れ、前記電源供給回路は、第１及び第２基準電圧を出力
する電圧出力器と、前記電圧出力器と連結されて、前記
第１基準電圧を受けて第１活動モードにある前記中央処
理装置に供給電圧を出力する第１電圧供給器と、前記第
２基準電圧を受けて、前記第１活動モードとは異なる第
２活動モードにある前記中央処理装置に供給電圧を出力
する第２電圧供給器とを含んで構成されることを特徴と
する。
含む携帯用コンピュータは、中央処理装置及び電源を前
記中央処理装置に供給する電源供給回路を含んで構成さ
れ、前記電源供給回路は、第１及び第２基準電圧を出力
する電圧出力器と、前記電圧出力器と連結されて、前記
第１基準電圧を受けて第１活動モードにある前記中央処
理装置に供給電圧を出力する第１電圧供給器と、前記第
２基準電圧を受けて、前記第１活動モードとは異なる第
２活動モードにある前記中央処理装置に供給電圧を出力
する第２電圧供給器とを含んで構成されることを特徴と
する。
【００２３】本発明による携帯用コンピュータの中央処
理装置に電源を供給する方法は、中央処理装置が第１モ
ードで作動しているかまたは前記第１モードよりは電力
を少なく消耗する第２モードで作動しているかを判別し
て、前記第１モードと第２モードで第１及び第２基準電
圧を各々提供し、前記第１基準電圧に応答して前記第１
モードにある前記中央処理装置に第１供給電圧を提供す
るか、前記第２基準電圧に応答して前記第２モードにあ
る前記中央処理装置に、前記第１供給電圧よりは高くな
い第２供給電圧を提供することを特徴とする。
理装置に電源を供給する方法は、中央処理装置が第１モ
ードで作動しているかまたは前記第１モードよりは電力
を少なく消耗する第２モードで作動しているかを判別し
て、前記第１モードと第２モードで第１及び第２基準電
圧を各々提供し、前記第１基準電圧に応答して前記第１
モードにある前記中央処理装置に第１供給電圧を提供す
るか、前記第２基準電圧に応答して前記第２モードにあ
る前記中央処理装置に、前記第１供給電圧よりは高くな
い第２供給電圧を提供することを特徴とする。
【００２４】
【発明の実施の形態】以下、本発明によるＣＰＵ用電源
供給器について、添付された図面を参照しながら詳細に
説明する。
供給器について、添付された図面を参照しながら詳細に
説明する。
【００２５】図５は、本発明の望ましい実施例によるＣ
ＰＵ用電源供給器を備えたコンピュータシステムの回路
構成を示す図面である。図５に示したように、コンピュ
ータシステム１００は、ホストバス１３１と連結されて
システムを全般的に制御するＣＰＵ １１０、ビデオチ
ップセット（Ｖｉｄｅｏ ｃhｉｐｓｅｔ）を含む、映
像信号を処理するためのビデオコントローラ１１１、多
様なプログラム及びデータを貯蔵するためのメモリ１１
３を含む。ノース・ブリッジ（ｎｏｒｔh−ｂｒｉｄｇ
ｅ）コントローラ１１２はビデオコントローラ１１１と
メモリ１１３に連結されて、ホストバス１３１、ＰＣＩ
（Ｐｅｒｉｐhｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔ
ｅｒｃｏｎｎｅｃｔ）バス１３２、そしてサウス・ブリ
ッジ（ｓｏｕｔh−ｂｒｉｄｇｅ）コントローラ１１６
の間のインタフェースを提供する。サウス・ブリッジコ
ントローラ１１６は望ましくは、ハードディスクドライ
ブ１１４とＣＤ−ＲＯＭドライブ１１５のような周辺装
置を駆動させて、ＰＣＩバス１３２とＩＳＡ（Ｉｎｄｕ
ｓｔｒｙ Ｓｔａｎｄａｒｄ Ａｒｃhｉｔｅｃｔｕｒ
ｅ）バス１３３の間のインタフェースを提供する。コン
ピュータシステム１００は望ましくは、キーボード１２
０及びマウス１２１のような装置を制御するためのスー
パーＩ／Ｏコントローラ１１９、コンピュータシステム
１００の入／出力環境設定のためのプログラム及びデー
タを貯蔵するためのＢＩＯＳ（ｂａｓｉｃ ｉｎｐｕｔ
／ｏｕｔｐｕｔ ｓｙｓｔｅｍ）ＲＯＭ １１８、そし
てコンピュータシステム１００で必要とする電源を供給
する電源供給器１４０をさらに含む。図５の望ましい実
施例では、サウス・ブリッジコントローラ１１６は望ま
しくはＣＰＵの電源状態情報を示す信号例えば、ＤＥＥ
ＰＳＬＥＥＰ、ＤＥＥＰＥＲＳＬＥＥＰ等を出力する。
しかし、本発明はこのように制限されることを意図はし
ない。
ＰＵ用電源供給器を備えたコンピュータシステムの回路
構成を示す図面である。図５に示したように、コンピュ
ータシステム１００は、ホストバス１３１と連結されて
システムを全般的に制御するＣＰＵ １１０、ビデオチ
ップセット（Ｖｉｄｅｏ ｃhｉｐｓｅｔ）を含む、映
像信号を処理するためのビデオコントローラ１１１、多
様なプログラム及びデータを貯蔵するためのメモリ１１
３を含む。ノース・ブリッジ（ｎｏｒｔh−ｂｒｉｄｇ
ｅ）コントローラ１１２はビデオコントローラ１１１と
メモリ１１３に連結されて、ホストバス１３１、ＰＣＩ
（Ｐｅｒｉｐhｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔ
ｅｒｃｏｎｎｅｃｔ）バス１３２、そしてサウス・ブリ
ッジ（ｓｏｕｔh−ｂｒｉｄｇｅ）コントローラ１１６
の間のインタフェースを提供する。サウス・ブリッジコ
ントローラ１１６は望ましくは、ハードディスクドライ
ブ１１４とＣＤ−ＲＯＭドライブ１１５のような周辺装
置を駆動させて、ＰＣＩバス１３２とＩＳＡ（Ｉｎｄｕ
ｓｔｒｙ Ｓｔａｎｄａｒｄ Ａｒｃhｉｔｅｃｔｕｒ
ｅ）バス１３３の間のインタフェースを提供する。コン
ピュータシステム１００は望ましくは、キーボード１２
０及びマウス１２１のような装置を制御するためのスー
パーＩ／Ｏコントローラ１１９、コンピュータシステム
１００の入／出力環境設定のためのプログラム及びデー
タを貯蔵するためのＢＩＯＳ（ｂａｓｉｃ ｉｎｐｕｔ
／ｏｕｔｐｕｔ ｓｙｓｔｅｍ）ＲＯＭ １１８、そし
てコンピュータシステム１００で必要とする電源を供給
する電源供給器１４０をさらに含む。図５の望ましい実
施例では、サウス・ブリッジコントローラ１１６は望ま
しくはＣＰＵの電源状態情報を示す信号例えば、ＤＥＥ
ＰＳＬＥＥＰ、ＤＥＥＰＥＲＳＬＥＥＰ等を出力する。
しかし、本発明はこのように制限されることを意図はし
ない。
【００２６】上記の電源状態情報信号ＤＥＥＰＥＲＳＬ
ＥＥＰは、望ましくは１．５ＶのＣＭＯＳレベルの信号
であって、その信号のレベルが低い場合、ＤＥＥＰＥＲ
ＳＬＥＥＰモードに進入したことを示し、ＣＰＵプロセ
ッサの鉄心に印加される電圧のレベルは減少または最小
レベルにならなければならない。
ＥＥＰは、望ましくは１．５ＶのＣＭＯＳレベルの信号
であって、その信号のレベルが低い場合、ＤＥＥＰＥＲ
ＳＬＥＥＰモードに進入したことを示し、ＣＰＵプロセ
ッサの鉄心に印加される電圧のレベルは減少または最小
レベルにならなければならない。
【００２７】電源供給器１４０は、ＡＣアダプタ１６２
またはバッテリ１６１から提供される電源をコンピュー
タシステム１００に必要な多様な電圧５Ｖ、３．３Ｖ、
１．３５Ｖ、１．２Ｖ等に変換して提供する主電源１６
０と主電源１６０から提供される電源をＣＰＵ １１０
に適合した電源に変換して提供するＣＰＵ用電源１５０
を含む。図５に示したように、主電源１６０はＶｃｃ電
圧、例えば、３．３Ｖと、降圧された電圧あるいは負荷
ドロップアウト（ＬＤＯ:Ｌｏａｄ Ｄｒｏｐｏｕｔ）
電圧ＶLDO、例えば、１．２Ｖを出力する。
またはバッテリ１６１から提供される電源をコンピュー
タシステム１００に必要な多様な電圧５Ｖ、３．３Ｖ、
１．３５Ｖ、１．２Ｖ等に変換して提供する主電源１６
０と主電源１６０から提供される電源をＣＰＵ １１０
に適合した電源に変換して提供するＣＰＵ用電源１５０
を含む。図５に示したように、主電源１６０はＶｃｃ電
圧、例えば、３．３Ｖと、降圧された電圧あるいは負荷
ドロップアウト（ＬＤＯ:Ｌｏａｄ Ｄｒｏｐｏｕｔ）
電圧ＶLDO、例えば、１．２Ｖを出力する。
【００２８】ＣＰＵ用電源１５０の回路構成及び動作
を、添付された図面第６図を参照しながら詳細に説明す
る。
を、添付された図面第６図を参照しながら詳細に説明す
る。
【００２９】図６は、図５に示した電源供給器１４０の
望ましい実施例の構成を示す図である。図６の望ましい
実施例は電源供給器１４０に使用できる。図６に示した
ように、ＣＰＵ用電源１５０はＤＣ／ＤＣコンバータ１
５１とＬＤＯ（ｌｏｗ ｄｒｏｐｏｕｔ）レギュレータ
回路１５２を含む。ＤＣ／ＤＣコンバータ１５１は図２
に示したＤＣ／ＤＣコンバータ１２と同一の回路構成を
有するが、本発明では若干異なるように動作する。した
がって、構成に対する説明は省略してその動作に対して
具体的に説明する。サウス・ブリッジコントローラ１１
６から出力されるＣＰＵ電源状態情報信号ＤＥＥＰＥＲ
ＳＬＥＥＰは望ましくはインバータＩＮＶ１を通して反
転されてＤＣ／ＤＣコンバータ１５１のイネーブル端子
ＥＮに入力される。ＤＣ／ＤＣコンバータ１５１はイン
バータＩＮＶ１から出力される信号がハイレベルであれ
ば（この場合、上記の情報信号ＤＥＥＰＥＲＳＬＥＥＰ
がローレベルであるために）、主電源１６０から提供さ
れる電圧Ｖｃｃ、例えば３．３Ｖをノーマル電圧、例え
ば、１．１５〜１．０５Ｖに変換して出力（Ｖｃｏｒ
ｅ）する。反面、ＤＣ／ＤＣコンバータ１５１はインバ
ータＩＮＶ１から出力される信号がローレベルであれ
ば、即ち、上記の情報信号ＤＥＥＰＥＲＳＬＥＥＰがハ
イレベルであれば、望ましくはＤＣ／ＤＣ変換動作を遂
行しない。
望ましい実施例の構成を示す図である。図６の望ましい
実施例は電源供給器１４０に使用できる。図６に示した
ように、ＣＰＵ用電源１５０はＤＣ／ＤＣコンバータ１
５１とＬＤＯ（ｌｏｗ ｄｒｏｐｏｕｔ）レギュレータ
回路１５２を含む。ＤＣ／ＤＣコンバータ１５１は図２
に示したＤＣ／ＤＣコンバータ１２と同一の回路構成を
有するが、本発明では若干異なるように動作する。した
がって、構成に対する説明は省略してその動作に対して
具体的に説明する。サウス・ブリッジコントローラ１１
６から出力されるＣＰＵ電源状態情報信号ＤＥＥＰＥＲ
ＳＬＥＥＰは望ましくはインバータＩＮＶ１を通して反
転されてＤＣ／ＤＣコンバータ１５１のイネーブル端子
ＥＮに入力される。ＤＣ／ＤＣコンバータ１５１はイン
バータＩＮＶ１から出力される信号がハイレベルであれ
ば（この場合、上記の情報信号ＤＥＥＰＥＲＳＬＥＥＰ
がローレベルであるために）、主電源１６０から提供さ
れる電圧Ｖｃｃ、例えば３．３Ｖをノーマル電圧、例え
ば、１．１５〜１．０５Ｖに変換して出力（Ｖｃｏｒ
ｅ）する。反面、ＤＣ／ＤＣコンバータ１５１はインバ
ータＩＮＶ１から出力される信号がローレベルであれ
ば、即ち、上記の情報信号ＤＥＥＰＥＲＳＬＥＥＰがハ
イレベルであれば、望ましくはＤＣ／ＤＣ変換動作を遂
行しない。
【００３０】ＬＤＯ回路１５２は、主電源１６０から出
力される電圧ＶLDO、例えば１．２Ｖを受け入れる入力
端子ＩＮ、シャットダウン入力端子ＳＨＤＮ* （ＳＨＤ
Ｎ*はＳＨＤＮの反転を表す）、そして出力端子ＯＵＴ
を含む。前記シャットダウン入力端子ＳＨＤＮ* は望ま
しくはサウス・ブリッジコントローラ１１６等からの情
報信号ＤＥＥＰＥＲＳＬＥＥＰを受信する。ＬＤＯ回路
１５２は、例えば、ＬＩＮＥＡＲ ＴＥＣＨＮＯＬＯＧ
Ｙ社で生産されるＬＴ１７６４シリーズ“３ＡＦａｓｔ
Ｔｒａｎｓｉｅｎｔ Ｒｅｓｐｏｎｓｅ Ｌｏｗ Ｎ
ｏｉｓｅ ＬＤＯ Ｒｅｇｕｌａｔｏｒ”で具現でき
る。しかし、本発明はこのように制限されることを意図
はしない。
力される電圧ＶLDO、例えば１．２Ｖを受け入れる入力
端子ＩＮ、シャットダウン入力端子ＳＨＤＮ* （ＳＨＤ
Ｎ*はＳＨＤＮの反転を表す）、そして出力端子ＯＵＴ
を含む。前記シャットダウン入力端子ＳＨＤＮ* は望ま
しくはサウス・ブリッジコントローラ１１６等からの情
報信号ＤＥＥＰＥＲＳＬＥＥＰを受信する。ＬＤＯ回路
１５２は、例えば、ＬＩＮＥＡＲ ＴＥＣＨＮＯＬＯＧ
Ｙ社で生産されるＬＴ１７６４シリーズ“３ＡＦａｓｔ
Ｔｒａｎｓｉｅｎｔ Ｒｅｓｐｏｎｓｅ Ｌｏｗ Ｎ
ｏｉｓｅ ＬＤＯ Ｒｅｇｕｌａｔｏｒ”で具現でき
る。しかし、本発明はこのように制限されることを意図
はしない。
【００３１】上述したようなＩＮ／ＯＵＴ端子を備えた
ＬＤＯ回路１５２はシャットダウン入力端子ＳＨＤＮ*
を通して入力される前記の電源状態情報信号ＤＥＥＰＥ
ＲＳＬＥＥＰがハイレベルであれば主電源１６０から提
供される直流電圧ＶLDO、例えば１．２Ｖを、降圧され
たあるいは低電圧、例えば０．８５Ｖに変換して出力す
る。反面、上記の情報信号ＤＥＥＰＥＲＳＬＥＥＰがロ
ーレベルであれば望ましくはＬＤＯの出力が遮断されて
電圧調節（ｒｅｇｕｌａｔｉｎｇ）動作もまた遂行され
ない。
ＬＤＯ回路１５２はシャットダウン入力端子ＳＨＤＮ*
を通して入力される前記の電源状態情報信号ＤＥＥＰＥ
ＲＳＬＥＥＰがハイレベルであれば主電源１６０から提
供される直流電圧ＶLDO、例えば１．２Ｖを、降圧され
たあるいは低電圧、例えば０．８５Ｖに変換して出力す
る。反面、上記の情報信号ＤＥＥＰＥＲＳＬＥＥＰがロ
ーレベルであれば望ましくはＬＤＯの出力が遮断されて
電圧調節（ｒｅｇｕｌａｔｉｎｇ）動作もまた遂行され
ない。
【００３２】別の言い方をすれば、ＤＣ／ＤＣコンバー
タ１５１は第１入力電圧Ｖｃｃ、例えば３．３Ｖを受け
て１．１５ないし１．０５Ｖのノーマル電圧をＣＰＵ
１１０の動作電圧Ｖｃｏｒｅとして出力して、ＬＤＯ回
路１５２は第２入力電圧ＶLD O、例えば１．２Ｖを受け
て０．８５Ｖの低電圧をＣＰＵ １１０の動作電圧Ｖｃ
ｏｒｅとして出力する。望ましくは、サウス・ブリッジ
コントローラ１１６からのＣＰＵ電源状態情報信号ＤＥ
ＥＰＥＲＳＬＥＥＰによってＤＣ／ＤＣコンバータ１５
１またはＬＤＯ回路１５２が動作電圧ＶｃｏｒｅをＣＰ
Ｕ １１０に供給する。望ましくは、ＤＣ／ＤＣコンバ
ータ１５１またはＬＤＯ回路１５２の一方が動作してい
るときは残りの片側はディスエーブル（ｄｉｓａｂｌ
ｅ）される。
タ１５１は第１入力電圧Ｖｃｃ、例えば３．３Ｖを受け
て１．１５ないし１．０５Ｖのノーマル電圧をＣＰＵ
１１０の動作電圧Ｖｃｏｒｅとして出力して、ＬＤＯ回
路１５２は第２入力電圧ＶLD O、例えば１．２Ｖを受け
て０．８５Ｖの低電圧をＣＰＵ １１０の動作電圧Ｖｃ
ｏｒｅとして出力する。望ましくは、サウス・ブリッジ
コントローラ１１６からのＣＰＵ電源状態情報信号ＤＥ
ＥＰＥＲＳＬＥＥＰによってＤＣ／ＤＣコンバータ１５
１またはＬＤＯ回路１５２が動作電圧ＶｃｏｒｅをＣＰ
Ｕ １１０に供給する。望ましくは、ＤＣ／ＤＣコンバ
ータ１５１またはＬＤＯ回路１５２の一方が動作してい
るときは残りの片側はディスエーブル（ｄｉｓａｂｌ
ｅ）される。
【００３３】ところで、通常的にＣＰＵには、ノーマル
電圧モードバージョンのＣＰＵと、低電圧モードバージ
ョンのＣＰＵがあるが、ノーマル電圧モードバージョン
のＣＰＵの動作電圧は１．４Ｖ（ＡＣアダプタ）〜１．
１５Ｖ（バッテリモード）の範囲であって、上記の低電
圧モードバージョンのＣＰＵ動作電圧は１．１５Ｖ（Ａ
Ｃアダプタ）〜１．０５Ｖ（バッテリモード）である。
電圧モードバージョンのＣＰＵと、低電圧モードバージ
ョンのＣＰＵがあるが、ノーマル電圧モードバージョン
のＣＰＵの動作電圧は１．４Ｖ（ＡＣアダプタ）〜１．
１５Ｖ（バッテリモード）の範囲であって、上記の低電
圧モードバージョンのＣＰＵ動作電圧は１．１５Ｖ（Ａ
Ｃアダプタ）〜１．０５Ｖ（バッテリモード）である。
【００３４】ここで、上記の２種類のバージョンのＣＰ
Ｕに動作電圧を供給する望ましい方法について図５と６
を参照しながら説明する。
Ｕに動作電圧を供給する望ましい方法について図５と６
を参照しながら説明する。
【００３５】上記の２種類のバージョンのＣＰＵはすべ
てＣ４状態、例えば、ＤＥＥＰＥＲＳＬＥＥＰ状態であ
る時には０．８５Ｖの提供を受けることになっている。
電源アップ（Ｐｏｗｅｒ ＵＰ）初期時にバッテリモー
ドの場合には、ＣＰＵが持っているＶＩＤ[４:０]がＤ
Ｃ／ＤＣコンバータ１５１内にあるＶＩＤ比較器（図面
図示せず）に、図６に示したマックス（Ｍｕｘ）１７０
を通して入力される。
てＣ４状態、例えば、ＤＥＥＰＥＲＳＬＥＥＰ状態であ
る時には０．８５Ｖの提供を受けることになっている。
電源アップ（Ｐｏｗｅｒ ＵＰ）初期時にバッテリモー
ドの場合には、ＣＰＵが持っているＶＩＤ[４:０]がＤ
Ｃ／ＤＣコンバータ１５１内にあるＶＩＤ比較器（図面
図示せず）に、図６に示したマックス（Ｍｕｘ）１７０
を通して入力される。
【００３６】ＤＣ／ＤＣコンバータ１５１内には、ＶＩ
ＤをＶDAC電圧に関連させるデータを持っていて、入力
されるＶＩＤ[４:０]をＤＣ／ＤＣコンバータ内部に貯
蔵されているＶＩＳデータと比較してＶDACを出力させ
るが、電源アップ初期時にバッテリモードである場合に
は、ＶＩＤ[４:０」が０１１１０になっている。
ＤをＶDAC電圧に関連させるデータを持っていて、入力
されるＶＩＤ[４:０]をＤＣ／ＤＣコンバータ内部に貯
蔵されているＶＩＳデータと比較してＶDACを出力させ
るが、電源アップ初期時にバッテリモードである場合に
は、ＶＩＤ[４:０」が０１１１０になっている。
【００３７】そして、ＣＰＵがＡＣＰＩのＣ０−Ｃ３状
態である時は、やはり上記のＶＩＤ[４:０]が０１１１
０になっていて、ＤＣ／ＤＣコンバータ１５１からＶ
DACのＣＰＵ動作電圧が１．０５Ｖで供給される。
態である時は、やはり上記のＶＩＤ[４:０]が０１１１
０になっていて、ＤＣ／ＤＣコンバータ１５１からＶ
DACのＣＰＵ動作電圧が１．０５Ｖで供給される。
【００３８】一方、電源アップ初期時にＡＣアダプタモ
ードである場合には、システムＢＩＯＳがまずサウス・
ブリッジ内のＧＰＩＯレジスタ、すなわちＶＩＤ[４:
０]を０１１００に設定して、マックス１７０をサウス
・ブリッジからのＧＰＩＯの出力でスイッチングして、
ＤＣ／ＤＣコンバータ内部のＶＩＤ比較器でバッテリモ
ードの場合と同様にＶDAC１．１５Ｖを出力させる。
ードである場合には、システムＢＩＯＳがまずサウス・
ブリッジ内のＧＰＩＯレジスタ、すなわちＶＩＤ[４:
０]を０１１００に設定して、マックス１７０をサウス
・ブリッジからのＧＰＩＯの出力でスイッチングして、
ＤＣ／ＤＣコンバータ内部のＶＩＤ比較器でバッテリモ
ードの場合と同様にＶDAC１．１５Ｖを出力させる。
【００３９】ＡＣアダプタモードでもＣＰＵがＣ０−Ｃ
３状態であるとき１．１５ＶをＤＣ／ＤＣコンバータか
ら提供される。そしてＡＣアダプタモードとバッテリモ
ードのどのモードでも、前記のサウス・ブリッジまたは
電源管理ユニットでシステムのアクティビティを判断し
てその結果としてディーパースリープ信号を出力するこ
とができる。図６に示したように、ディーパースリープ
信号をインバータＩＮＶ１を通して反転させて、ＤＣ／
ＤＣコンバータ１５１のイネーブルピン（ＥＮ）に入力
させる。したがって、ＤＣ／ＤＣコンバータ１５１の出
力は、ＬＤＯ回路１５２の内部シャットダウンＳＨＤＮ
* ピンに‘Ｈｉｇh’を入力する時遮断される。
３状態であるとき１．１５ＶをＤＣ／ＤＣコンバータか
ら提供される。そしてＡＣアダプタモードとバッテリモ
ードのどのモードでも、前記のサウス・ブリッジまたは
電源管理ユニットでシステムのアクティビティを判断し
てその結果としてディーパースリープ信号を出力するこ
とができる。図６に示したように、ディーパースリープ
信号をインバータＩＮＶ１を通して反転させて、ＤＣ／
ＤＣコンバータ１５１のイネーブルピン（ＥＮ）に入力
させる。したがって、ＤＣ／ＤＣコンバータ１５１の出
力は、ＬＤＯ回路１５２の内部シャットダウンＳＨＤＮ
* ピンに‘Ｈｉｇh’を入力する時遮断される。
【００４０】一方ＬＤＯ回路１５２はそのシャットダウ
ンＳＨＤＮ* ピンに‘Ｌｏｗ’が入力されると、出力が
遮断されて、‘Ｈｉｇh’が入力されると出力が出力さ
れる。ＬＤＯレギュレータ（Ｒｅｇｕｌａｔｏｒ）回路
１５２はＣＰＵが低負荷であるときでもＣＰＵが高負荷
であるときでも同様に良い効率を持っている特性を有し
ているので、ディーパースリープ信号に基づいて、この
信号が入力される時は、ＣＰＵがＣ４状態すなわち低負
荷状態であるので、このときＤＣ／ＤＣコンバータ１５
１の特性上、低負荷であるときその効率が急激に低下し
て電力が多く消費されるので、このときはＬＤＯレギュ
レータ回路１５２の低負荷状態で効率が良い特性を利用
してＣ４状態ではそのＬＤＯ出力０．８５Ｖを利用す
る。このようにすることによって電力を節減する。
ンＳＨＤＮ* ピンに‘Ｌｏｗ’が入力されると、出力が
遮断されて、‘Ｈｉｇh’が入力されると出力が出力さ
れる。ＬＤＯレギュレータ（Ｒｅｇｕｌａｔｏｒ）回路
１５２はＣＰＵが低負荷であるときでもＣＰＵが高負荷
であるときでも同様に良い効率を持っている特性を有し
ているので、ディーパースリープ信号に基づいて、この
信号が入力される時は、ＣＰＵがＣ４状態すなわち低負
荷状態であるので、このときＤＣ／ＤＣコンバータ１５
１の特性上、低負荷であるときその効率が急激に低下し
て電力が多く消費されるので、このときはＬＤＯレギュ
レータ回路１５２の低負荷状態で効率が良い特性を利用
してＣ４状態ではそのＬＤＯ出力０．８５Ｖを利用す
る。このようにすることによって電力を節減する。
【００４１】上記のＬＤＯの入力は、その出力を０．８
５Ｖにするために１．２Ｖ入力情報とすれば良い。さら
に、ＤＣ／ＤＣコンバータとＬＤＯレギュレータ回路を
１つまたは２個のチップソリューションまたは回路で設
計できる。
５Ｖにするために１．２Ｖ入力情報とすれば良い。さら
に、ＤＣ／ＤＣコンバータとＬＤＯレギュレータ回路を
１つまたは２個のチップソリューションまたは回路で設
計できる。
【００４２】図７は図６に示したＬＤＯ回路１５２の負
荷による効率特性を示す図であり、図８は図６に示した
ＣＰＵ用電源１５０の負荷による効率特性を示す図面で
ある。
荷による効率特性を示す図であり、図８は図６に示した
ＣＰＵ用電源１５０の負荷による効率特性を示す図面で
ある。
【００４３】図７に示したように、ＬＤＯ回路１５２は
望ましくはＣＰＵ １１０が高活動状態でも低活動状態
でも常に同じようなほぼ高い効率を有する。反面、図３
に示したようにＤＣ／ＤＣコンバータ１５１はＣＰＵ
１１０が低活動状態である場合には効率が非常に悪いが
高活動状態である場合には比較的効率が良いことが分か
る。
望ましくはＣＰＵ １１０が高活動状態でも低活動状態
でも常に同じようなほぼ高い効率を有する。反面、図３
に示したようにＤＣ／ＤＣコンバータ１５１はＣＰＵ
１１０が低活動状態である場合には効率が非常に悪いが
高活動状態である場合には比較的効率が良いことが分か
る。
【００４４】したがって、ＣＰＵ １１０が低活動状態
である場合、例えばＡＣＰＩのＣ３状態（ディープスリ
ープ状態）、ディーパースリープ状態等にはＬＤＯ回路
１５２を作動させ、ＣＰＵ １１０が高活動状態である
場合、例えばＡＣＰＩのＣ０、Ｃ１、及びＣ２状態には
ＤＣ／ＤＣコンバータ１５１を作動させるとＣＰＵ用電
源１５０は、例えば、図８に示したように良好な効率特
性を有する。したがってＣＰＵが低活動あるいは低負荷
状態であるときに効率が悪いＤＣ／ＤＣコンバータで消
耗される電力を減少させるかあるいは除去してシステム
で全体的にバッテリの寿命を延長させる。
である場合、例えばＡＣＰＩのＣ３状態（ディープスリ
ープ状態）、ディーパースリープ状態等にはＬＤＯ回路
１５２を作動させ、ＣＰＵ １１０が高活動状態である
場合、例えばＡＣＰＩのＣ０、Ｃ１、及びＣ２状態には
ＤＣ／ＤＣコンバータ１５１を作動させるとＣＰＵ用電
源１５０は、例えば、図８に示したように良好な効率特
性を有する。したがってＣＰＵが低活動あるいは低負荷
状態であるときに効率が悪いＤＣ／ＤＣコンバータで消
耗される電力を減少させるかあるいは除去してシステム
で全体的にバッテリの寿命を延長させる。
【００４５】この実施例ではＬＤＯ回路１５２がＣＰＵ
１１０のディーパースリープ状態でのみ作動する場合
について説明したが、ＬＤＯ回路１５２がＣＰＵ １１
０のディープスリープ状態または、Ｃ３状態のような追
加的なモードにおいても作動できるように変更すること
は当業者に自明なことである。
１１０のディーパースリープ状態でのみ作動する場合
について説明したが、ＬＤＯ回路１５２がＣＰＵ １１
０のディープスリープ状態または、Ｃ３状態のような追
加的なモードにおいても作動できるように変更すること
は当業者に自明なことである。
【００４６】
【発明の効果】以上説明した本発明によるＣＰＵ用電源
は、ＣＰＵが低活動モードの間ＬＤＯを作動させること
によって電力効率が低下することを防止してシステムの
電力を節減することができ、またそれによってバッテリ
の寿命を延長させることができる。
は、ＣＰＵが低活動モードの間ＬＤＯを作動させること
によって電力効率が低下することを防止してシステムの
電力を節減することができ、またそれによってバッテリ
の寿命を延長させることができる。
【００４７】以上述べた本発明の望ましい実施例は、例
示の目的のために開示されたものであって、当業者であ
れば特許請求範囲に開示された本発明の技術的思想とそ
の技術的範囲内で、多様な他の実施例の改良、変更、代
替または付加などが可能なことは明らかである。
示の目的のために開示されたものであって、当業者であ
れば特許請求範囲に開示された本発明の技術的思想とそ
の技術的範囲内で、多様な他の実施例の改良、変更、代
替または付加などが可能なことは明らかである。
【図１】コンピュータシステムからＣＰＵに電源を供給
するスキームを示すブロック図である。
するスキームを示すブロック図である。
【図２】図１に示したＤＣ／ＤＣコンバータの一例を示
す図である。
す図である。
【図３】図１に示したＤＣ／ＤＣコンバータの負荷によ
る効率特性を示す図である。
る効率特性を示す図である。
【図４】一般的なＣＰＵの活動状態による頻度数を示す
図である。
図である。
【図５】本発明の望ましい実施例によるＣＰＵ用電源を
備えたコンピュータシステムの回路構成を示す図であ
る。
備えたコンピュータシステムの回路構成を示す図であ
る。
【図６】図５に示したＣＰＵ用電源の構成を示す図であ
る。
る。
【図７】図６に示したＬＤＯ回路の負荷による効率特性
を示す図である。
を示す図である。
【図８】図６に示したＣＰＵ用電源の負荷による効率特
性を示す図である。
性を示す図である。
１００…コンピュータシステム
１１０…ＣＰＵ
１１６…サウス・ブリッジコントローラ
１４０…電源供給器
１５０…ＣＰＵ用電源
１５１…ＤＣ／ＤＣコンバータ
１５２…ＬＤＯレギュレータ回路
１６０…主電源
１６１…バッテリ
１６２…ＡＣアダプタ
Claims (22)
- 【請求項１】 中央処理装置用電源供給器において、 前記中央処理装置が第１活動モードの間前記中央処理装
置に第１レベルの電圧を供給する第１手段と、 前記中央処理装置が第２活動モードの間前記中央処理装
置に前記第１レベルの電圧より低い第２レベルの電圧を
供給する第２手段と、を含んで構成されることを特徴と
する中央処理装置用電源供給器。 - 【請求項２】 前記第１活動モードは高活動モードであ
って、前記第２活動モードは低活動モードであることを
特徴とする請求項１に記載の中央処理装置用電源供給
器。 - 【請求項３】 前記高活動モードは、ＡＣＰＩ規約で定
義されたＣ０ないしＣ２中の１状態であって、前記低活
動モードは前記規約で定義されたＣ３状態であるか、降
圧された電圧供給状態であることを特徴とする請求項２
に記載の中央処理装置用電源供給器。 - 【請求項４】 前記第２活動モードは、ＡＣＰＩ規約で
定義されたＣ３状態を含むことを特徴とする請求項１に
記載の中央処理装置用電源供給器。 - 【請求項５】 前記第２活動モードは、ディープスリー
プ状態を含むことを特徴とする請求項１に記載の中央処
理装置用電源供給器。 - 【請求項６】 前記第２活動モードはディーパースリー
プ状態を含むことを特徴とする請求項１に記載の中央処
理装置用電源供給器。 - 【請求項７】 前記第１活動モードは、ＡＣＰＩ規約で
定義されたＣ０、Ｃ１、Ｃ２、及びＣ３状態を含むこと
を特徴とする請求項１に記載の中央処理装置用電源供給
器。 - 【請求項８】 前記第１及び第２手段は、ワンチップで
構成されることを特徴とする請求項１に記載の中央処理
装置用電源供給器。 - 【請求項９】 前記中央処理装置が前記第１活動モード
であるかまたは第２活動モードであるかを判別して、該
判別の結果により制御信号を前記第１及び第２手段に出
力する手段をさらに含むことを特徴とする請求項１に記
載の中央処理装置用電源供給器。 - 【請求項１０】 前記第１及び第２手段は、前記制御信
号に応答して作動することを特徴とする請求項９に記載
の中央処理装置用電源供給器。 - 【請求項１１】 前記中央処理装置が前記第２活動モー
ドであるとき前記第１手段が動作するならば、前記第２
手段の効率は、前記第２活動モードでの前記第１手段の
効率より高いことを特徴とする請求項１に記載の中央処
理装置用電源供給器。 - 【請求項１２】 中央処理装置と、 電源を前記中央処理装置に供給する電源供給回路と、を
含んで構成され、 前記電源供給回路は、第１及び第２基準電圧を出力する
電圧出力器と、前記電圧出力器と連結されて、前記第１
基準電圧を受けて第１活動モードにある前記中央処理装
置に供給電圧を出力する第１電圧供給器と、前記第２基
準電圧を受けて、前記第１活動モードとは異なる第２活
動モードにある前記中央処理装置に供給電圧を出力する
第２電圧供給器と、を含んで構成されることを特徴とす
る携帯用コンピュータ。 - 【請求項１３】 前記中央処理装置に供給される供給電
圧は、該中央処理装置が前記第１活動モードであるとき
は第１レベルを有し、前記第２活動モードであるときは
前記第１レベルよりさらに低い第２レベルを有すること
を特徴とする請求項１２に記載の携帯用コンピュータ。 - 【請求項１４】 前記第１レベルは、１．０５または
１．１５Ｖであって、前記第２レベルは０．８５Ｖであ
ることを特徴とする請求項１３に記載の携帯用コンピュ
ータ。 - 【請求項１５】 前記電圧出力器は、ＡＣアダプタとバ
ッテリの中のいずれか１つに連結されていることを特徴
とする請求項１２に記載の携帯用コンピュータ。 - 【請求項１６】 前記第１活動モードは、ＡＣＰＩ規約
で定義されたＣ０ないしＣ２中の１状態であって、前記
第２活動モードは同規約で定義されたＣ３状態である
か、降圧された電圧供給状態であることを特徴とする請
求項１２に記載の携帯用コンピュータ。 - 【請求項１７】 前記第２活動モードは、ディーパース
リープ状態を含むことを特徴とする請求項１２に記載の
携帯用コンピュータ。 - 【請求項１８】 前記第１及び第２電圧供給器は、ワン
チップで構成されることを特徴とする請求項１２に記載
の携帯用コンピュータ。 - 【請求項１９】 前記中央処理装置が前記第１活動モー
ドであるはまたは第２活動モードであるかを判別して、
該判別の結果により制御信号を前記第１及び第２電圧供
給器に出力する手段をさらに含み、前記第１及び第２電
圧供給器中の１つのみが前記制御信号に応答して作動し
て、残り１つは作動停止にされることを特徴とする請求
項１２に記載の携帯用コンピュータ。 - 【請求項２０】 携帯用コンピュータで中央処理装置に
電源を供給する方法において、 前記中央処理装置が第１モードで動作しているかまたは
前記第１モードよりは電力を少なく消耗する第２モード
で動作しているかを判別する第１段階と、 前記第１モードと第２モードで第１及び第２基準電圧を
各々提供する第２段階と、 前記第１基準電圧に応答して前記第１モードにある前記
中央処理装置に第１供給電圧を提供する第３段階と、 前記第２基準電圧に応答して前記第２モードにある前記
中央処理装置に、前記第１供給電圧よりは高くない第２
供給電圧を提供する第４段階と、を含む中央処理装置へ
の電圧供給方法。 - 【請求項２１】 前記第３段階における前記第１供給電
圧の提供は、第１電源供給回路によって遂行されて、前
記第４段階における前記第２供給電圧の提供は第２電源
供給回路によって遂行されることを特徴とする請求項２
０に記載の中央処理装置への電圧供給方法。 - 【請求項２２】 前記第１モードでは、前記第２電源供
給回路が作動停止にされ、前記第２モードでは前記第１
電源供給回路が作動停止にされることを特徴とする請求
項２１に記載の中央処理装置への電圧供給方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-040154 | 2001-07-05 | ||
| KR10-2001-0040154A KR100424484B1 (ko) | 2001-07-05 | 2001-07-05 | 중앙 처리 장치용 전원 공급기 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003067092A true JP2003067092A (ja) | 2003-03-07 |
Family
ID=19711803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002197600A Pending JP2003067092A (ja) | 2001-07-05 | 2002-07-05 | 中央処理装置用電源供給器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7203847B2 (ja) |
| JP (1) | JP2003067092A (ja) |
| KR (1) | KR100424484B1 (ja) |
| CN (1) | CN1251050C (ja) |
| TW (1) | TW561333B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008130074A (ja) * | 2006-11-17 | 2008-06-05 | Alor Micro Corp | 統合タイプのハブ制御チップ |
| JP2009116398A (ja) * | 2007-11-01 | 2009-05-28 | Nec Computertechno Ltd | ノードコントローラ、分散共有メモリ型情報処理装置、キャッシュコヒーレンシ制御方法 |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040080212A1 (en) * | 2002-10-28 | 2004-04-29 | Siemens Vdo Automotive Corporation | Dual voltage power supply for a controlling current consumption of a controller during sleep mode |
| US7131011B2 (en) * | 2002-10-30 | 2006-10-31 | Microsoft Corporation | System and method for preserving state data of a personal computer in a standby state in the event of an AC power failure |
| JP3776870B2 (ja) * | 2002-11-12 | 2006-05-17 | 株式会社東芝 | 情報処理装置および省電力制御方法 |
| US7334141B2 (en) * | 2003-04-23 | 2008-02-19 | Dell Products L.P. | Method of saving energy in an information handling system by controlling a main converter based on the amount of power drawn by the system |
| TW591372B (en) * | 2003-05-15 | 2004-06-11 | High Tech Comp Corp | Power control method of portable electronic device, portable electronic device and electronic system |
| CN1311316C (zh) * | 2003-06-16 | 2007-04-18 | 纬创资通股份有限公司 | 控制电脑系统的操作模式的方法和装置 |
| CN1295582C (zh) * | 2003-10-06 | 2007-01-17 | 华邦电子股份有限公司 | 中央处理器的供应电压的控制电路 |
| GB0324292D0 (en) * | 2003-10-17 | 2003-11-19 | Huggins Mark | Embedded power supplies particularly for large scale integrated circuits |
| US7176585B2 (en) * | 2003-12-29 | 2007-02-13 | Temic Automotive Of North America, Inc. | Power distribution web node and power management process |
| US20060010167A1 (en) * | 2004-01-21 | 2006-01-12 | Grace James R | Apparatus for navigation of multimedia content in a vehicle multimedia system |
| US7885926B2 (en) * | 2004-01-21 | 2011-02-08 | GM Global Technology Operations LLC | System and apparatus for wireless synchronization of multimedia content |
| US7650513B2 (en) * | 2004-01-21 | 2010-01-19 | Gm Global Technology Operations, Inc. | System and method for vehicle-to-vehicle migration of multimedia content |
| KR101035077B1 (ko) * | 2004-02-20 | 2011-05-19 | 삼성전자주식회사 | 다이나믹 전압 스케일링에 따라 전력 소비 감소가 가능한반도체 시스템 |
| US7405497B2 (en) * | 2004-04-13 | 2008-07-29 | Electrovaya Inc. | Integrated power supply system |
| US20050268124A1 (en) * | 2004-05-25 | 2005-12-01 | Hewlett-Packard Development Company, L.P. | Apparatus and method for voltage switching |
| JP2005354801A (ja) * | 2004-07-02 | 2005-12-22 | Giga-Byte Technology Co Ltd | 電気回路仕事周波数自動調整用交換式給電システム及び電気回路仕事周波数自動調整方法 |
| US7664970B2 (en) | 2005-12-30 | 2010-02-16 | Intel Corporation | Method and apparatus for a zero voltage processor sleep state |
| US7363523B2 (en) * | 2004-08-31 | 2008-04-22 | Intel Corporation | Method and apparatus for controlling power management state transitions |
| TWI256545B (en) * | 2004-09-27 | 2006-06-11 | Mitac Technology Corp | Circuitry and method of CPU for saving power |
| KR100630924B1 (ko) * | 2004-10-06 | 2006-10-02 | 삼성전자주식회사 | 컴퓨터 |
| KR101145542B1 (ko) * | 2004-10-27 | 2012-05-15 | 엘지전자 주식회사 | 전원관리 장치 및 방법 |
| KR100609895B1 (ko) * | 2004-11-08 | 2006-08-09 | 삼성전자주식회사 | 컴퓨터 및 그 제어방법 |
| KR100672989B1 (ko) | 2004-12-22 | 2007-01-24 | 삼성전자주식회사 | 파워다운 모드에서 레귤레이터에 의한 전력 소모를방지하는 전자장치 및 전력 소모 방지 방법 |
| CN100381976C (zh) * | 2005-05-24 | 2008-04-16 | 乐金电子（昆山）电脑有限公司 | 视频芯片可变电压的输入方法 |
| KR100736748B1 (ko) | 2005-09-14 | 2007-07-09 | 삼성전자주식회사 | 컴퓨터 및 그 제어방법 |
| CN100561404C (zh) * | 2005-12-29 | 2009-11-18 | 联想(北京)有限公司 | 节省处理器功耗的方法 |
| JP4876624B2 (ja) * | 2006-02-22 | 2012-02-15 | 富士通セミコンダクター株式会社 | 電源装置の制御回路、電源装置及びその制御方法 |
| CN101387905B (zh) * | 2007-09-14 | 2011-07-27 | 华硕电脑股份有限公司 | 可动态调整电压及有效节能的电压控制装置、方法及电脑装置 |
| US7904740B2 (en) * | 2007-09-28 | 2011-03-08 | Nokia Corporation | Power supply efficiency optimization |
| US7970566B2 (en) * | 2007-11-27 | 2011-06-28 | Microsoft Corporation | Correlating power consumption with CPU activity |
| US8258766B1 (en) * | 2008-01-22 | 2012-09-04 | Marvell International Ltd. | Power management system with digital low drop out regulator and DC/DC converter |
| WO2009133512A1 (en) * | 2008-04-30 | 2009-11-05 | Nxp B.V. | Power management |
| US8417980B1 (en) * | 2008-08-19 | 2013-04-09 | Nvidia Corporation | Dual-mode power supply |
| US8193799B2 (en) * | 2008-09-23 | 2012-06-05 | Globalfoundries Inc. | Interposer including voltage regulator and method therefor |
| CN102177483B (zh) * | 2008-10-07 | 2015-07-22 | 惠普开发有限公司 | 在具有处理器和向处理器提供功率电压的电压转换器的系统中的功率管理 |
| CN101727170B (zh) * | 2008-10-31 | 2012-05-23 | 英业达股份有限公司 | 中央处理器的电源管理装置 |
| DE102008057613A1 (de) * | 2008-11-10 | 2010-06-24 | Robert Bosch Gmbh | Schaltungsanordnung mit einer Transceiverschaltung für ein Bussystem und Knoten für ein Bussystem |
| US8245069B2 (en) * | 2009-09-14 | 2012-08-14 | International Business Machines Corporation | Multiple power supplies providing enhanced power efficiency |
| US8489909B2 (en) | 2010-09-24 | 2013-07-16 | International Business Machines Corporation | Displaying the operating efficiency of a processor |
| CN102467225A (zh) * | 2010-11-18 | 2012-05-23 | 英业达股份有限公司 | 计算机系统的存储器供电装置及其存储器供电方法 |
| KR101842617B1 (ko) | 2011-10-19 | 2018-03-27 | 에스프린팅솔루션 주식회사 | 전원제어장치 및 이를 포함하는 화상형성장치 |
| CN102541248A (zh) * | 2012-02-22 | 2012-07-04 | 浪潮电子信息产业股份有限公司 | 一种云计算行业集中动态调整供电效率的方法 |
| KR20140013507A (ko) * | 2012-07-24 | 2014-02-05 | 삼성전자주식회사 | 전자 장치 및 구동 제어 방법 |
| TWI503657B (zh) * | 2012-12-27 | 2015-10-11 | Giga Byte Tech Co Ltd | 主機板及其電源控制方法 |
| US9471072B1 (en) | 2013-11-14 | 2016-10-18 | Western Digital Technologies, Inc | Self-adaptive voltage scaling |
| US9582068B2 (en) * | 2015-02-24 | 2017-02-28 | Qualcomm Incorporated | Circuits and methods providing state information preservation during power saving operations |
| US10042405B2 (en) * | 2015-10-22 | 2018-08-07 | Qualcomm Incorporated | Adjusting source voltage based on stored information |
| US10481661B2 (en) * | 2016-03-30 | 2019-11-19 | Intel Corporation | Power supply interface light load signal |
| US10996731B2 (en) * | 2017-07-25 | 2021-05-04 | Dell Products, L.P. | Buck-boost conversion in an information handling system |
| KR102545301B1 (ko) * | 2018-09-10 | 2023-06-16 | 삼성전자주식회사 | 반도체 회로 |
| CN112963372B (zh) * | 2021-03-11 | 2022-11-18 | 英业达科技有限公司 | 风扇控制系统及其方法 |
| TWI808531B (zh) | 2021-11-10 | 2023-07-11 | 群聯電子股份有限公司 | 切換式供電模組與記憶體儲存裝置 |
| CN113985996B (zh) * | 2021-11-11 | 2023-08-29 | 群联电子股份有限公司 | 切换式供电模块与存储器存储装置 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69517712T2 (de) * | 1994-01-10 | 2001-03-08 | Sun Microsystems Inc | Verfahren und Vorrichtung zur Reduzierung der Leistungsaufnahme in einem Rechnersystem |
| US5560023A (en) * | 1994-09-07 | 1996-09-24 | International Business Machines Corporation | Automatic backup system for advanced power management |
| US5734585A (en) * | 1994-11-07 | 1998-03-31 | Norand Corporation | Method and apparatus for sequencing power delivery in mixed supply computer systems |
| US5812860A (en) * | 1996-02-12 | 1998-09-22 | Intel Corporation | Method and apparatus providing multiple voltages and frequencies selectable based on real time criteria to control power consumption |
| US5765001A (en) * | 1996-04-29 | 1998-06-09 | International Business Machines Corporation | Computer system which is operative to change from a normal operating state to a suspend state when a power supply thereof detects that an external source is no longer providing power to said power supply at a predetermined level |
| US6785826B1 (en) * | 1996-07-17 | 2004-08-31 | International Business Machines Corporation | Self power audit and control circuitry for microprocessor functional units |
| TW382670B (en) * | 1996-11-21 | 2000-02-21 | Hitachi Ltd | Low power processor |
| US5903182A (en) * | 1997-02-13 | 1999-05-11 | International Business Machines Corporation | Method and system for providing a regulated core voltage to a processor within a computer system |
| US6085330A (en) * | 1998-04-07 | 2000-07-04 | Advanced Micro Devices, Inc. | Control circuit for switching a processor between multiple low power states to allow cache snoops |
| KR20000037906A (ko) * | 1998-12-03 | 2000-07-05 | 김영환 | 절전 모드시 전원 공급 제어 회로 |
| US6425086B1 (en) * | 1999-04-30 | 2002-07-23 | Intel Corporation | Method and apparatus for dynamic power control of a low power processor |
| US6031362A (en) * | 1999-05-13 | 2000-02-29 | Bradley; Larry D. | Method and apparatus for feedback control of switch mode power supply output to linear regulators |
| US6523128B1 (en) * | 1999-08-31 | 2003-02-18 | Intel Corporation | Controlling power for a sleeping state of a computer to prevent overloading of the stand-by power rails by selectively asserting a control signal |
| US6181895B1 (en) * | 1999-11-05 | 2001-01-30 | Hewlett-Packard Company | Image forming devices, image forming methods, and methods of supplying power to an image forming device |
| US6675304B1 (en) * | 1999-11-29 | 2004-01-06 | Intel Corporation | System for transitioning a processor from a higher to a lower activity state by switching in and out of an impedance on the voltage regulator |
| JP2001154844A (ja) * | 1999-11-30 | 2001-06-08 | Nec Corp | シングルチップマイクロコンピュータ |
| JP2001197731A (ja) * | 2000-01-05 | 2001-07-19 | Internatl Business Mach Corp <Ibm> | 電源装置及びコンピュータ |
| US6772356B1 (en) * | 2000-04-05 | 2004-08-03 | Advanced Micro Devices, Inc. | System for specifying core voltage for a microprocessor by selectively outputting one of a first, fixed and a second, variable voltage control settings from the microprocessor |
| JP3799014B2 (ja) * | 2000-10-06 | 2006-07-19 | 株式会社ザナヴィ・インフォマティクス | 車載用情報機器 |
| US6744301B1 (en) * | 2000-11-07 | 2004-06-01 | Intel Corporation | System using body-biased sleep transistors to reduce leakage power while minimizing performance penalties and noise |
| US6738068B2 (en) * | 2000-12-29 | 2004-05-18 | Intel Corporation | Entering and exiting power managed states without disrupting accelerated graphics port transactions |
| US6762570B1 (en) * | 2001-04-10 | 2004-07-13 | Microchip Technology Incorporated | Minimizing standby power in a digital addressable lighting interface |
| US6848057B2 (en) * | 2002-05-28 | 2005-01-25 | Nvidia Corporation | Method and apparatus for providing a decoupled power management state |
-
2001
- 2001-07-05 KR KR10-2001-0040154A patent/KR100424484B1/ko not_active IP Right Cessation
-
2002
- 2002-07-02 TW TW091114671A patent/TW561333B/zh not_active IP Right Cessation
- 2002-07-03 US US10/188,362 patent/US7203847B2/en not_active Expired - Lifetime
- 2002-07-05 CN CNB021406154A patent/CN1251050C/zh not_active Expired - Fee Related
- 2002-07-05 JP JP2002197600A patent/JP2003067092A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008130074A (ja) * | 2006-11-17 | 2008-06-05 | Alor Micro Corp | 統合タイプのハブ制御チップ |
| JP2009116398A (ja) * | 2007-11-01 | 2009-05-28 | Nec Computertechno Ltd | ノードコントローラ、分散共有メモリ型情報処理装置、キャッシュコヒーレンシ制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7203847B2 (en) | 2007-04-10 |
| US20030009702A1 (en) | 2003-01-09 |
| KR100424484B1 (ko) | 2004-03-24 |
| TW561333B (en) | 2003-11-11 |
| CN1396509A (zh) | 2003-02-12 |
| KR20030004614A (ko) | 2003-01-15 |
| CN1251050C (zh) | 2006-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003067092A (ja) | 中央処理装置用電源供給器 | |
| KR100488088B1 (ko) | 휴대용 컴퓨터의 전력 관리 방법 | |
| US7624291B2 (en) | Power optimized multi-mode voltage regulator | |
| JP3974510B2 (ja) | コンピュータ装置、電力管理方法、およびプログラム | |
| US7526663B2 (en) | Method and apparatus for reducing the power consumed by a computer system | |
| US7370213B2 (en) | Power supply unit and computer | |
| US20050046400A1 (en) | Controlling operation of a voltage supply according to the activity of a multi-core integrated circuit component or of multiple IC components | |
| CN100378620C (zh) | 用于降低噪声的计算机及其控制方法和介质 | |
| KR20020050270A (ko) | 환경에 따른 프로세서의 작동 파라미터의 동적 조절방법 | |
| US6839854B2 (en) | Voltage regulation for computer system components that increases voltage level when a component enters a sleep state as indicated by a power state status signal | |
| CN1987737A (zh) | 包括网络控制器的信息处理设备及对网络控制器施加电源电压的控制方法 | |
| US20100083013A1 (en) | Various Methods and Apparatuses for Power States in a Controller | |
| US7472289B2 (en) | Audio noise mitigation for power state transitions | |
| US6906433B2 (en) | Method and apparatus for regulating the efficiency of a power supply in a computer system | |
| KR100630924B1 (ko) | 컴퓨터 | |
| US7028194B2 (en) | Method and apparatus for activating a bleed circuit through logic in response to a back-driven voltage on a supply voltage plane | |
| KR100315771B1 (ko) | 컴퓨터시스템의전원제어장치및그방법 | |
| KR20000008581A (ko) | 전원 관리 기능을 갖는 컴퓨터 시스템 | |
| US20230280809A1 (en) | Method and apparatus to control power supply rails during platform low power events for enhanced usb-c user experience | |
| Lakkas et al. | The ACPI advantage for powering future-generation computers | |
| KR20020003652A (ko) | 노트북 컴퓨터의 절전장치 및 그 방법 | |
| WO2007114815A1 (en) | Lower power platform for desktop computers | |
| CN102063176A (zh) | 笔记本电脑的电源控制装置及其方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080122 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090106 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090318 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090811 |